在逻辑电路的常用设计方法

‘壹’ 组合逻辑电路的设计方法

组合逻辑电路的设计与分析过程相反，其乱清悄步骤大致如下：

（1）根据对电路逻辑功能的要求，列出真值表；

（2）由真值表写出逻辑表达式；

（3）简化和变换逻辑表达式，从而画出逻辑图。

组合逻辑电路的设计，通常以电路简单，所用器件最少为目标。在前面所介绍的用代数法和卡诺图法来化简逻辑函数，就是为了获得最简的形式，以便能用最少的门电路来组成逻辑电路。

但是，由于在设计中普遍采用中、小规模集成电路（一片包括数个门至数十个门）产品，因此应根据具体情况，尽可能减少所用的器件数目和种类，这样可以使组装好的电路结构紧凑，达到工作可靠而且经济的目的。

简单的逻辑电路通常是由门电路构成，也可以用三极管来制作。

例如：一个NPN三极管的集电极和另一个NPN三极管的发射极连接，这就可哗渣以看作是一个简单的与门电路，此时非门可以利用内部结构，使输入的电平变成相反的电平；与门可以利用内部结构，使输入两个高电平。

反之，当两个三极管的基极都接高电平的时候，电路导通，而只要有一个不接高电平，电路就不导通；这种思路广泛应用于计算机、数字控制、通信、自动化和正山仪表等方面。

‘贰’ 如何设计逻辑电路

一、设计目的
1. 熟悉集成电路的引脚安排。
2. 掌握各芯片的逻辑功能及使用方法。
3. 了解面包板结构及其接线方法。
4. 了解数字钟的组成及工作原理。
5. 熟悉数字钟的设计与制作。

二、设计要求
1．设计指标时间以24小时为一个周期；显示时、分、秒；有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；计时过程具有报时功能，当时间到达整点前5秒进行蜂鸣报时；为了保证计时的稳定及准确须由晶体振荡器提供表针时间基准信号。
2．设计要求画出电路原理图（或仿真电路图）；元器件及参数选择；电路仿真与调试；PCB文件生成与打印输出。
3．制作要求 自行装配和调试，并能发现问题和解决问题。
4．编写设计报告 写出设计与制作的全过程，附上有关资料和图纸，有心得体会。三、设计原理及其框图1．数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。通常使用石英晶体振荡器电路构成数字钟。

图 3-1所示为数字钟的一般构成框图。

图3-1 数字钟的组成框图⑴晶体振荡器电路

晶体振荡器电路给数字钟提供一个频率稳定准确的32768Hz的方波信号，可保证数字钟的走时准确及稳定。不管是指针式的电子钟还是数字显示的电子钟都使用了晶体振荡器电路。
⑵分频器电路 分频器电路将32768Hz的高频方波信号经32768（）次分频后得到1Hz的方波信号供秒计数器进行计数。分频器实际上也就是计数器。
⑶时间计数器电路 时间计数电路由秒个位和秒十位计数器、分个位和分十位计数器及时个位和时十位计数器电路构成，其中秒个位和秒十位计数器、分个位和分十位计数器为60进制计数器，而根据设计要求，时个位和时十位计数器为12进制计数器。
⑷译码驱动电路
译码驱动电路将计数器输出的8421BCD码转换为数逗余码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。

⑸数码管 数码管通常有发光二极管（LED）数码管和液晶（LCD）数码管，本设计提供的为LED数码管。

2．数字钟的工作原理1）晶体振荡器电路晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。图3-2所示电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路中，CMOS非门U1与晶体、电容和电阻构成晶体振荡器电路，U2实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电 阻R1为非门提供偏置，使电路工作于放大区域，即非门的功能近似于一个高增益的反相放大器。电容C1、C2与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。由于晶体具有较高的频率稳定性及准确性，从而保证了输出频率的稳定和准确。晶体XTAL的频率选为32768HZ。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。从有关手册中，可查得C1、C2均为30pF。当要求频率准确度和稳定度更高时，还可接入校正电容并采取温度补偿措施。由于CMOS电路的输入阻抗极高，因此反馈电阻R1可选为10MΩ。较高的反馈电阻有利于提高振荡频率的稳定性。非门电路可选74HC00。

图3-2 COMS晶体振荡器2）分频器电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来正答实现。例如，将32768Hz的振荡信号分频为1HZ的分频倍数为32768（215），即实现该分频功能的计数器相当于15极2进制计数器。常用的2进制计数器有74HC393等。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数举指慧最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768HZ的信号分频为2HZ，其内部框图如图3-3所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图3-3 CD4046内部框图3）时间计数单元时间计数单元有时计数、分计数和秒计数等几个部分。时计数单元一般为12进制计数器计数器，其输出为两位8421BCD码形式；分计数和秒计数单元为60进制计数器，其输出也为8421BCD码。一般采用10进制计数器74HC390来实现时间计数单元的计数功能。为减少器件使用数量，可选74HC390，其内部逻辑框图如图 2.3所示。该器件为双2—5－10异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）。图3-4 74HC390(1/2)内部逻辑框图秒个位计数单元为10进制计数器，无需进制转换，只需将QA与CPB（下降沿有效）相连即可。CPA（下降没效）与1HZ秒输入信号相连，Q3可作为向上的进位信号与十位计数单元的CPA相连。秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为6进制计数器的电路连接方法如图3-5所示，其中Q2可作为向上的进位信号与分个位的计数单元的CPA相连。
图3-5 10进制——6进制计数器转换电路分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Q3作为向上的进位信号应与分十位计数单元的CPA相连，分十位计数单元的Q2作为向上的进位信号应与时个位计数单元的CPA相连。时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片74HC390实现12进制计数功能的电路如图3-6所示。另外，图3-6所示电路中，尚余－2进制计数单元，正好可作为分频器2HZ输出信号转化为1HZ信号之用。图3-6 12进制计数器电路4）译码驱动及显示单元计数器实现了对时间的累计以8421BCD码形式输出，选用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，选用CD4511作为显示译码电路，选用LED数码管作为显示单元电路。5）校时电源电路当重新接通电源或走时出现误差时都需要对时间进行校正。通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图3-7所示即为带有基本RS触发器的校时电路，图3-7 带有消抖动电路的校正电路6）整点报时电路一般时钟都应具备整点报时电路功能，即在时间出现整点前数秒内，数字钟会自动报时，以示提醒。其作用方式是发出连续的或有节奏的音频声波，较复杂的也可以是实时语音提示。根据要求，电路应在整点前10秒钟内开始整点报时，即当时间在59分50秒到59分59秒期间时，报时电路报时控制信号。报时电路选74HC30，选蜂鸣器为电声器件。四、元器件1．实验中所需的器材5V电源。面包板1块。示波器。万用表。镊子1把。剪刀1把。网络线2米/人。共阴八段数码管6个。CD4511集成块6块。CD4060集成块1块。74HC390集成块3块。74HC51集成块1块。74HC00集成块5块。74HC30集成块1块。10MΩ电阻5个。500Ω电阻14个。30p电容2个。32.768k时钟晶体1个。蜂鸣器。2．芯片内部结构图及引脚图
图4-1 7400 四2输入与非门 图4-2 CD4511BCD七段译码/驱动器图4-3 CD4060BD 图4-4 74HC390D 图4-5 74HC51D 图4-6 74HC303．面包板内部结构图
面包板右边一列上五组竖的相通，下五组竖的相通，面包板的左边上下分四组，每组中X、Y列（0-15相通，16-40相通，41-55相通，ABCDE相通，FGHIJ相通，E和F之间不相通。
五、个功能块电路图1． 一个CD4511和一个LED数码管连接成一个CD4511驱动电路，数码管可从0---9显示，以次来检查数码管的好坏，见附图5-1。图5-1 4511驱动电路2． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00连接成一个十进制计数器，电路在晶振的作用下数码管从0—9显示，见附图5-2。图5-2 74390十进制计数器3． 利用一个LED数码管，一块CD4511，一块74HC390，一块74HC00和一个晶振连接成一个六进制计数器，数码管从0—6显示，见附图5-3。图5-3 74390六进制计数器4． 用一个六进制电路和一个十进制连接成一个六十进制电路，电路可从0—59显示，见附图5-4图5-4 六十进制电路5． 利用两个六十进制的电路合成一个双六十进制电路，两个六十进制之间有进位，见附图5-5。

图5-5 双六十进制电路6． 利用CD4060、电阻及晶振连接成一个分频——晶振电路，见附图5-6。图5-6 分频—晶振电路7． 利用74HC51D和74HC00及电阻连接成一个校时电路，见附图5-7。图5-7 校时电路8． 利用74HC30和蜂鸣器连接成整点报时电路。见附图5-图5-8 整点报时电路9． 利用两个六十进制和一个十二进制连接成一个时、分、秒都会进位的电路总图，见附图5-9。

‘叁’ 时序逻辑电路的设计方法是什么

第一步：原始状态图和原始状态表的建立。
第二步：状态化简。
第三步：状态分配。
第四步：做出状态转移和激励列表。
第四步：写出激励方程和输出方程。
第五步：做出逻辑图。
最变态的是状态化简，里面涉及的规则比较多，很杂，楼主自己去找找看。我们学校用的樱袭是刘常澍主编的《数悄羡字逻辑电路》。老头给启颂拍我们上过一节课，不过貌似没有他徒弟讲的好。

‘肆’ 试说明组合逻辑电路的设计方法

1、根据所需要的控制逻辑列出真值表；
2、根据真值表列穗野出逻辑表达式（布尔代数式）；
3、简化逻辑表达式；
4、根据简化后的逻辑表达式画出逻辑电路图；
5、选择适合的组合逻辑电路缺轿IC及外围元器件（如果有），并对电路作猜扮喊适当调整（如空闲端的处理等）。

‘伍’ 选择题在组合逻辑电路的常用设计方法中，可以用什么来表示逻辑函数

组合逻辑电路有5种表示方法，分别是；
1、逻辑慎歼函数表示法。
2、逻辑电路表示法（逻辑代数）。神陪
3、真值表表示法。
4、卡诺图表示法。
5、逻辑波形表宽瞎冲示法。
最好这些方法都掌握并相互变换。

‘陆’ 电气原理图的设计方法有几种,常用什么方法

根据选定的拖动方案及控制方式设计系统的原理框图，拟定出各部分的主要技术要求和主要技术参数。
(2)根据各部分要求设计出原理框图中各个部分的具体电路。设计的步骤为主电路、控制电路、辅助电路、联锁与保护、检查、修改与完善。    
(3)绘制总原理图。按系统框图结构将各部分联成一个整体。    
(4)正确选用原理线路中每一个电器元件，并制定元器件目录清单。    
对于比较简单的控制线路，例如普通机械或非标准设备的电气配套设计，可以省略前两步直接进行原理图设计和选用电器元件。但对于比较复杂的自动控制线路，生产机械或者采用微机或电子控制的专用检测与控制系统，要求有程序预选和一定的加工精度、生产效率、自动显示、各种保护、故障诊断、报警等。应按上述4步骤进行设计，以保证总装调试的顺利进行。
一、电气控制原理电路的基本设计方法
电气控制原理电路设计的方法有分析设计法和逻辑设计法。
1、分析设计法
分析设计法是根据生产工艺的要求选择适当的基本控制环节（单元电路）或将比较成熟的电路按其联锁条件组合起来，并经补充和修改，将其综合成满足控制要求的完整线路。当没有现成的典型环节时，可根据控制要求边分析边设计。
优点是设计方法简单，无固定的设计程序，它容易为初学者所掌握，在电气设计中被普遍采用；
缺点是设计出的方案不一定是最佳方案，当经验不足或考虑不周全时会影响线路工作的可靠性。
2、逻辑设计法
逻辑设计法是利用逻辑代数来进行电路设计，从生产机械的拖动要求和工艺要求出发，将控制电路中的接触器、继电器线圈的通电与断电，触点的闭合与断开，主令电器的接通与断开看成逻辑变量，根据控制要求将它们之间的关系用逻辑关系式来表达，然后再化简，做出相应的电路图。
优点是能获得理想、经济的方案。
缺点是这种方法设计难度较大，整个设计过程较复杂，还要涉及一些新概念，因此，在一般常规设计中，很少单独采用。
二、电气原理图设计的基本步骤
（l）根据确定的拖动方案和控制方式设计系统的原理框图。
（2）设计出原理框图中各个部分的具体电路。设计时按主电路、控制电路、辅助电路、联锁与保护、总体检查反复修改与完善的先后顺序进行。
（3）绘制总原理图。
（4）恰当选用电器元件，并制订元器件明细表。