常用的外部译码电路方法

㈠ 微机原理地址译码方法

微机原理地址译码方法：

微机原理地址译码有两种方式，一种是单译码方式，或称为字结构方式；另一种是双译码方式，或称为X-Y译码结构。

1、单译码方式

16字×4位的存储器共有64个存储单元，排列成16行×4列的矩阵，每个小方块表示一个存储单元。电路设有4根地址线，可寻址24＝16个地址逻辑单元，若把每个字的所有4位看成一个逻辑单元，使每个逻辑单元的4个存储单元具有相同的地址码，译码电路输出的这16根字线刚好可以选择16个逻辑单元。每选中一个地址，对应字线的4位存储单元同时被选中。选中的存储单元将与数据位线连通，即可按照要求实现读或写操作了。

㈡ 说明译码电路的设计方法（至少给出两种）(针对mcs51单片机)

可以做成全译码或者半译码。

译码器的种类很多，但它们的工作原理和分析设计方法大同小异，其中二进制译码器、二-十进制译码器和显示译码器是三种最典型，使用十分广泛的译码电路。
译码器
二进制码译码器，也称最小项译码器，N中取一译码器，最小项译码器一般是将二进制码译为十进制码；
代码转换译码器，是从一种编码转换为另一种编码；
显示译码器，一般是将一种编码译成十进制码或特定的编码，

㈢ 什么叫选线法什么叫译码法

微处理器地址分配的方法通常有两种:线选法和译码法.
线选法
所谓线选法, 就是直接以系统的地址线作为存储器芯片的片选信号, 为此只需把用到的地址线与存储器芯片的片选端直接相连即可.
译码法又分全译码法和部分译码法
全译码法
全译码法是指将地址总线中除片内地址以外的全部高位地址接到译码器的输入端参与译码.
采用全译码法,每个存储单元的地址都是唯一的,不存在地址重叠,但译码电路较复杂,连线也较多.
全译码法可以提供对全部存储空间的寻址能力.当存储器容量小于可寻址的存储空间时,可从译码器输出线中选出连续的几根作为片选控制,多余的令其空闲,以便需要时扩充.

部分译码法
部分译码法是将高位地址线中的一部分(而不是全部)进行译码,产生片选信号.
该方法常用于不需要全部地址空间的寻址能力,但采用线选法地址线又不够用的情况.
采用部分译码法时,由于未参加译码的高位地址与存储器地址无关,因此存在地址重叠问题.
当选用不同的高位地址线进行部分译码时,其译码对应的地址空间不同.
例6-2
CPU地址总线为16位,存储器由4片容量为8KB的芯片构成时,采用部分译码法寻址32KB.

此外，还有混合译码法，该法是将线选法与部分译码法相结合的一种方法.该方法将用于片选控制的高位地址分为两组,其中一组的地址(通常为较低位)采用部分译码法,经译码后的每一个输出作为一块芯片的片选信号;另一组地址则采用线选法,每一位地址线作为一块芯片的片选信号.例如,当CPU地址总线为16位,存储器由10片容量为2KB的芯片构成时,可用混合译码法实现片选控制,图3-17给出了采用该方法的结构示意图.
显然,采用混合译码法同样存在地址重叠与地址不连续的问题.

㈣ 什么是全译码什么是部分译码

全译码法：全译码法将除片内寻址外的全部高位地址线都作为地址译码器的输入，译码器的输出作为各芯片的片选信号，将它们分别接到存储芯片的片选端，以实现对存储芯片的选择。

全译码法的优点是每片芯片的地址范围是唯一确定的，而且是连续的，也便于扩展，不会产生地址重叠的存储区，但全译码法对译码电路要求较高

部分译码法：所谓部分译码法即用除片内寻址外的高位地址的一部分来译码产生片选信号，部分译码法会产生地址重叠。

(4)常用的外部译码电路方法扩展阅读

用预先规定的方法将文字、数字或其他对象编成数码，或将信息、数据转换成规定的电脉冲信号。编码在电子计算机、电视、遥控和通讯等方面广泛使用。编码是根据一定的协议或格式把模拟信息转换成比特流的过程。

在计算机硬件中，编码（coding）是在一个主题或单元上为数据存储，管理和分析的目的而转换信息为编码值（典型地如数字）的过程。在软件中，编码意味着逻辑地使用一个特定的语言如C或C++来执行一个程序。在密码学中，编码是指在编码或密码中写的行为。

将数据转换为代码或编码字符，并能译为原数据形式。是计算机书写指令的过程，程序设计中的一部分。在地图自动制图中，按一定规则用数字与字母表示地图内容的过程，通过编码，使计算机能识别地图的各地理要素。

n位二进制数可以组合成2的n次方个不同的信息，给每个信息规定一个具体码组，这种过程也叫编码。

数字系统中常用的编码有两类，一类是二进制编码，另一类是二—十进制编码。

㈤ 3-8译码器的功能

1、当一个选通端（E1）为高电平，另两个选通端为低电平时，可将地址端（A0、A1、A2）的二进制编码在Y0至Y7对应的输出端以低电平译出。（即输出为Y0至Y7的非）比如：A2A1A0=110时，则Y6输出端输出低电平信号。

2、利用 E1、E2和E3可级联扩展成24线译码器；若外接一个反相器还可级联扩展成32线译码器。

3、若将选通端中的一个作为数据输入端时，74LS138还可作数据分配器。

4、可用在8086的译码电路中，扩展内存。

(5)常用的外部译码电路方法扩展阅读

一个现代译码器的主要工作流程：源代码(source code) →预处理器(preprocessor) →编译器 (compiler) →目标代码(object code) →链接器(Linker) →可执行程序(executables)。

高级计算机语言便于人编写，阅读交流，维护。机器语言为计算机能直接解读、运行的。

译码器将汇编或高级计算机语言源程序（Source program）作为输入，翻译成目标语言（Target language）机器代码的等价程序。

源代码一般为高级语言 (High-level language)， 如Pascal、C、C++、Java、汉语编程等或汇编语言，而目标则是机器语言的目标代码（Object code），有时也称作机器代码（Machine code）。

对于C#、VB等高级语言而言，此时编译器完成的功能是把源码（SourceCode）编译成通用中间语言（MSIL/CIL）的字节码（ByteCode）。

最后运行的时候通过通用语言运行库的转换，编程最终可以被CPU直接计算的机器码（NativeCode）。

㈥ 简易编译码电路怎么实现编码和译码的

数字电路里是用高电平和低电平表示1或0（有时也是0或1），最基础的有与门（AB），或门(A+B)，非门(A*)。用那三个基础门，可以组成任何逻辑功能的电路。比如要实现异或，可以A*B+AB*,整体实现了异或，电路就可以搭出来了。那么这个表达式是如何来的，你首先要搞清你的逻辑目的，异或的逻辑是输入0 0，输出0，输入01输出1，输入11输出0，输入10输出1，根据这个可以写出他们关系，把结果是1的项加起来就是他的逻辑表达式，比如这个是01+10，换成AB带入就是A*B+AB*，又有最基础的三个门电路，根据式子组合电路就能实现了。 同理译码电路就是有三个输入变量八个输出变量的逻辑关系而已，用一样的方法可以得到他们的逻辑表达式，就可以实现译码电路了

㈦ 存储器芯片中地址译码的方式有几种,分别说明它们的特点

1. 若CPU的寻址空间等于存储器芯片的寻址空间，可直接将高低位地址线相连即可，这种方式下，可用单条读写指令直接寻址，寻址地址与指令中的地址完全吻合。

2. 若CPU的寻址空间大于存储器芯片的寻址空间，可直接将高低位地址线相连即可，CPU剩余部分高位地址线，这种方式下，可用单条读写指令直接寻址，未连接的地址线在指令中可以以0或1出现，即有多个地址对应每个存储器空间，可在指令中将这些位默认为零。

3. 若CPU的寻址空间小于存储器芯片的寻址空间，可将其它IO口连接剩余存储器高位地址线，寻址前，需设置好这些IO口。

4. 当存在多片存储器，且希望节省CPU的IO口时，需要外加译码电路。比如说，存储器地址线为13根，共8片存储器，可用74LS138连接CPU的高3位地址线，74LS38的8位输出分别连接8片存储器，读写时，寻址地址与指令中的地址完全吻合。

5. 上一种情况中，若希望简化外围电路，也可用其余端口的8个IO分别连接8片存储的片选，其寻址方式与第三种情况类似。

㈧ 请问一下译码器138的工作原理是怎样的！！！尽量详细点！！谢谢

1、当一个选通端（E1）为高电平，另两个选通端（

(8)常用的外部译码电路方法扩展阅读：

工作方法

1、首先编译器进行语法分析，也就是要把那些字符串分离出来。

2、然后进行语义分析，就是把各个由语法分析分析出的语法单元的意义搞清楚。

3、最后生成的是目标文件，也称为obj文件。

4、再经过链接器的链接就可以生成最后的EXE文件了。

5、有些时候需要把多个文件产生的目标文件进行链接，产生最后的代码。这一过程称为交叉链接。