触发器的常用分析方法有哪些

㈠ 根据电路结构的不同，触发器可分为那四种

触发器根据逻辑功能不同分为四种：RS触发器、D触发器、JK触发器、T触发器。

1、RS触发器，是构成其它各种功能触发器的基本组成部分。又称为基本RS触发器。结构是把两个与非门或者或非门G1、G2的输入、输出端交叉连接。

2、D触发器，是一个具有记忆功能的信息存储器件，具有两个稳定状态，即＂0＂和＂1＂，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定状态。

3、JK触发器，是数字电路触发器中的一种基本电路单元。JK触发器具有置0、置1、保持和翻转功能，在各类集成触发器中，JK触发器的功能最为齐全。

4、T触发器，是在数字电路中，凡在CP时钟脉冲控制下，根据输入信号T取值的不同，具有保持和翻转功能的电路，即当T＝0时能保持状态不变，T＝1时一定翻转的电路。

(1)触发器的常用分析方法有哪些扩展阅读：

当RS触发器的两个输入端加入不同逻辑电平时，它的两个输出端Q和Q非有两种互补的稳定状态。规定触发器Q端的状态作为触发器的状态。Q＝1、Q非＝0时，称触发器处于1态，反之触发器处于0态。R＝1，S＝0，使触发器置1。

同理，若触发器原来为1态，欲使之变为0态，必须令R端的电平由1变0，S端的电平由0变1。由于置0或置1都是触发信号低电平有效，因此，S端和R端都画有小圆圈。

参考资料来源：

网络——触发器

网络——RS触发器

网络——D触发器

网络——JK触发器

网络——T触发器

㈡ 触发器怎么调节提高触发频率

触发方式是研究触发器翻转时刻与时钟脉冲间的关系，在各类触发器中，存在三种触发方式：电平触发方式、主从触发方式、边沿触发方式。

1．电平触发方式

电平触发方式分为二种：高电平触发方式（在时钟脉冲C=1期间翻转）；低电平触发方式（在时钟脉冲C=0期间翻转）。

电平触发方式结构简单、触发速度快。在时钟信号有效电平期间（C=1或C=0），触发器总是处于可翻转状态，输入信号的变化都会引起触发器状态的变化。在时钟信号无效电平期间，触发器状态保持不变。因此，在时钟信号有效电平宽度较宽时，触发器会连续不停地翻转。如果要求每来一个C脉冲触发器仅翻转一次的话，则对时钟脉冲的有效电平的宽度要求极为苛刻，所以实际中应用并不广泛。

前面介绍的可控RS触发器就属于高电平触发方式。

2．主从触发方式

主从型JK触发器、由主从型JK触发器转换的各种功能的触发器都属于这种触发方式。这种触发方式的工作特点是：克服了在C有效电平期间多次翻转现象，具有一次翻转特性。就是说，在C有效电平期间，主触发器接受了输入信号发生一次翻转后，主触发器状态就一直保持不变，也不再随输入信号J。K的变化而变化。一次翻转特性有利有弊：利在于克服了空翻现象；弊是带来了抗干扰能力差的问题。

前面已经较为详细地介绍了主从型JK触发器的原理。为说明其一次翻转特点，我们看这样的一个例子。

图1是主从型JK触发器可能的一种工作情况。

图中J。K在CP=1期间状态有变化（扰动），Q1、Q的波形分别是其主触发器、从触发器的输出端波形。从中可看出，在C下跳时，从触发器的状态跟随此时刻主触发器的状态。如果在C=1期间，主触发器发生一次翻转后，输入端JK又发生了变化，由于从触发器并未发生变化，故主触发器不会再发生变化，这就是一次翻转特性。因此，在时钟脉冲下降沿到达时，从触发器接受这一时刻主触发器的状态，若忽视了它主从触发方式，就有可能得出触发器状态翻转与其状态表不一致。为此，要求在C=1期间，输入信号JK不发生变化，这使得主从型JK触发器的使用受到限制。若将上述波形中J、K波形在C=1期间的变化看成是干扰，则主从型JK触发器不能抑制这一干扰，出现误翻转。

3．边沿触发方式

为了免除C=1期间输入信号不许扰动的限制，可采用边沿触发方式。其特点是：触发器只在时钟跳转时刻发生翻转，而在C=1或C=0期间，输入端的任何变化都不影响输出。比如前面介绍过的维持阻塞型的D触发器。除此以外，当然也有边沿触发的JK触发器。

如果翻转发生在上升沿就叫“前边沿触发或正边沿触发”。如果翻转发生在下降沿就叫“后边沿触发”或“负边沿触发”。

为区分主从和边沿触发两种方式，在状态表中常采用图2两种表示法。主从触发方式在功能表中一般用“”表示；边沿触发方式用“（正边沿）”“ （负边沿）”。

表示。在应用触发器时，要特别注意触发形式，否则很容易造成整个数字系统工作不正常。由于边沿触发抗干扰能力强，且不存在空翻，所以应用较广泛。

和TTL门电路一样，由CMOS传输门也可构成基本RS触发器、JK触发器、D触发器等；但和TTL门电路不同的是，由CMOS传输门构成的各类触发器一般为边沿触发器。下面以CMOS D触发器为例讨论。

图1所示的是CMOS D触发器的逻辑图。传输门TG1，TG2和“非”门G1，G2组成主触发器；TG3，TG4和TG3，G4组成从触发器。TG1和TG3分别作为主触发器和从触发器的输入控制门。C和是互为反量的时钟脉冲，在它们作用下TG1，TG4和TG2，TG3不会同时开通和关断，以保证主触发器和从触发器一开一闭。

值得注意的是，虽然本例CMOS D触发器结构上是主从形式，但其触发方式却是边沿型，而非主从型。

（1）当C=1时

TG1开通而TG2关断，D输入信号送入主触发器，使，Q'=D。同时，TG3关断而TG4开通，从触发器与主触发器之间的联系被TG3切断，从触发器保持原状态不变。

（2）当C=0时

TG1关断而TG2开通，主触发器切断了与D端的联系，并保存了TG1关断前的状态。同时TG3开通而TG4关断，主触发器的状态送入从触发器，使输出端Q=D，。

由上分析可见，图1的D触发器是在脉冲C的负边沿触发的。如将所有传输门上的互为反量的时钟C和对调，可改为正边沿触发方式。

集成寄存器的种类很多。在这里介绍一种具有多种功能的中规模集成电路74LS194。它是具有左移、右移、清零、数据并入、并出、串入、串出等多种功能双向移位寄存器。其逻辑功能状态表如表1，外引线排列如图1所示。

QAQBQCQD：并出；ABCD：并出；R：右移串入； L：左移串入S1S2：方式选择； ：清零；CP：移位脉冲

在计算机系统和数字控制系统中，有许多操作需要按次序分别顺序工作，这就需要用顺序脉冲发生器产生一系列节拍脉冲对各部分进行控制，以协调各种操作。例如，用74LS194可构成常用的两种四位脉冲分配器：环形计数器和扭环计数器。它们的管脚电路接法如图2所示。

（1）环形计数器

工作前首先在S1端加预置脉冲，使S1S0=11，寄存器处在并入状态，ABCD的数码1000在CP移位脉冲作用下并行存入QAQBQCQD。预置脉冲过后，S1S0=01，寄存器处在右移状态，然后每来一个脉冲，QA～QD循环右移移位。从QA～QD每端均可输出系列脉冲，但彼此相隔一个CP脉冲宽度，波形如图3（a）。

（2）扭环形计数器

此扭环形计数器是自起动脉冲分配器。工作时首先用端清零，然后在CP移位脉冲作用下，从QA～QD每端均可输出系列脉冲，工作波形如图3（b）。

所谓任意进制的计数器就是指n进制计数器，即来n个计数脉冲，计数器状态重复一次。一般分析方法是：首先判断是同步方式还是异步方式；然后根据端子逻辑关系表达式填写状态表或画工作波形；最后根据几个脉冲循环断定是几进制。

较常见的CT74LS290芯片就是二-五-十多选择进制计数器。

其逻辑图、外引线排列图、功能表如图1（a）、（b）所示。

R0（1）和R0（2）是清零输入端，由图1（c）的功能表可见，当二者均为“1”时，将四个触发器清零；相类似，S9（1）和S9（2）置9输入端。注意，清零时要求S9（1和S9（2）中至少有一个为0；而置9时可任意。下面按二、五、十进制三种情况来分析。

逻辑关

如图1所示，为CMOS积分型单稳态触发器。其中R和C构成积分延时环节，G1门和G2门是CMOS“或非”门，故因此而得名。

（1）稳定状态与暂稳状态

当触发脉冲有效电平（低电平）到来前，I约为VDD，其逻辑值为1；O1约为0V，其逻辑值为0。由于G2门的两个输入端I均为1，则A为0，故输出O为0。只要触发器脉冲的有效电平未到，这个状态就不变，所以0态是稳定状态。

当触发脉冲有效电平来临，I为0，故O1变为1。我们知道电容两端电压不能跃变，故A仍暂时保持为0。这期间G2门的两个输入端全为0，故其输出O变为1。这之后，电容C要通过电阻R和G1门放电，A电位逐渐上升，当升至MOS管的开启电压VGS（th）时（输入的有效电平宽度应该大于暂态持续时间tp），O又变为0，所以1态是暂稳状态，暂稳状态持续时间

（2）RC电路的恢复

这以后，只要输入脉冲有效电平尚在，电容C就继续放电。当有效电平消失时即I由0变为1，O1就由1变为0，这时电容C通过R和G1门又开始充电，当RC电路充电完毕便完成恢复工作，为下一次的暂态翻转做好准备。

图2为上述单稳态触发器的波形图。

集成单稳态触发器种类很多，如74LS123。该芯片内有两个独立的单稳态触发器，外引线排列和外接元件RT、CT的接线图1

端子A、B分别为负脉冲下降沿和正脉冲上升沿边沿触发端。Q和 分别输出一定宽度tp的正脉冲和负脉冲，为清零端，也可作为触发端使用。功能表如表1。

表1 74LS123型单稳态触发器功能表

74LS123输出脉冲的宽度有三种控制方法：

a. 基本脉冲宽度由外接电阻RT、电容CT决定，当CT>1000pF时，脉宽tp应为： tp=0.45RTCT （其中：单位RT：kΩ；CT：pF；tp：ns）

b. 在端加清零负脉冲，可提前终止输出脉冲，如图2。

c. 通过在A端或B端加再触发脉冲，可使输出脉冲的宽度加宽，如图3。

由于这种单稳可以通过再加触发脉冲增大输出脉冲的宽度，所以，它被称为可再触发式单稳触发器。

利用逻辑门电路的传输延迟时间，将奇数个与非门首尾相接，就可以构成一个基本环形振荡器。以三个“与非”门为例，如图1所示。设某一时刻电路的输出端vO3为1，经过1个传延迟时间tpd后 vO1为0，经过2个传延迟时间tpd后 vO2为1，经过3个传延迟时间tpd后 vO3为0。如此自动反复，于是在输出端得到连续的方波，且周期为6tpd。这种电路简单，但由于门电路的传输延迟时间很短，因此这种振荡器的振荡频率极高且不可调，所以实际中用处不大。

RC环形多谐振荡器是在图1电路中加入RC环路，如图2所示。它不但增大了环路延迟时间，降低了振荡频率，而且通过改变RC的数值可以调节振荡频率。其中Rs是限流电阻，值不大，约100 。由于加入RC环路电路的振荡周期大大增加，逻辑门电路的传输延迟时间同其相比可忽略，于是各点波形如图3。

（1）第一个暂稳状态（t1～t2）

设在t1时 vI1（ vO）由0上跳到1，则 vO1（vI2）由1下跳到0、 vO2由0上跳到1。根据电容C的电压不能跃变的特点知必定引起一个RC电路的暂态过程。

首先，vI3必定跟随vI2下跳。这个负跳变（因为RS很小之故，可近似认为就是G3门的输入电压）保持vO为1。

其次，由于vO2为高电平、vO1为低电平，故有电流通过电阻R对电容C进行充电，并使vI3逐渐上升。在t2时vI3上升到门电路的阈值电压VT，使vO（vI1）由1下跳到0，则vO1（vI2）由0上跳到1，vO2由1下跳到0。 （2）第二个暂稳状态（t2～t3）

首先，和第一个暂稳状态相似，各门电路的状态发生上述翻转后，由于电容电压不能跃变之故，vI3必定跟随vI2上跳。这个正跳变保持vO为0。

其次，由于vO2为低电平、vO1为高电平，电容C经R及G2门开始放电，并使vI3逐渐下降。在t3时vI3下降到VT，使vO（vI1）又由0上跳到1，开始重复第一个暂稳状态。

由于电容C的充、放电在自动地进行，故在输出端vO得到连续的方波，其频率由电容的充放电的时间常数决定。由于电容充放电回路不完全相同，故充电时间常数与放电时间常数有所区别。如采用的是TTL门电路，经过估算，震荡周期约为

图1是另一种使用较多的方波发生器电路，由两个“非”门组成，每一个“非”门输出端与输入端之间连有一个电阻R=R1=R2，电阻阻值恰好使“非门”内的晶体管工作在放大区，一般取800Ω～2kΩ。这样，两个“非”门通过电容C=C1=C2交叉耦合形成反馈环路，相当于两级放大器经RC耦合一样，形成正反馈回路并产生振荡，波形如图2所示。

如果因电源电压波动或其它原因使v1有微小的正跳变，则由于“非”门工作在放大区，且电路具有正反馈环，迅速使G1饱和导通，vO1输出低电平。因为电容C1电压不能越变使vI2下跳，这个负跳变使门G2截止、vO1输出高电平，电路进入第一个暂稳态：由于vO1为低电平、vO2为高电平，有电流经R2对C1充电，并使vI2电位随之上升，当上升到阈值电压VT时，门G2饱和导通，vO2输出低电平。接着，同样地，电容C2电压也不能越变，使vI1出现下跳，这个负跳变使门G1截止、vO1输出高电平，电路进入第二个暂稳态：同样地由于vO1为高电平、vO2为电平低，有电流经R1对C2充电，同时C1经R2开始放电，随着充放电过程的进行，vI1电位随之上升，当上升到阈值电压VT时，门G1再次翻转，电路进入第一个暂态过程，如此反复。

输出方波的周期由电容充、放电时间常数（R1C1+R2C2）决定。当R=R1=R2、C=C1=C2时，振荡周期可如下近似计算：，

㈢ 触发器怎么测好坏

灯在启动的时候，仔细听一下触发器有没有“滋”的一声，没有的话，说明已经坏了。触发器：虽然只有2跟线，但是内部有N多个电子元件组成的，单纯的靠测电阻也是测不出好坏的。所以触发器只有代换法了。

一、触发器使用方法：

触发器（trigger）是SQL server 提供给程序员和数据分析员来保证数据完整性的一种方法，它是与表事件相关的特殊的存储过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert，delete， update）

时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。 触发器可以从 DBA_TRIGGERS ，USER_TRIGGERS 数据字典中查到。SQL3的触发器是一个能由系统自动执行对数据库修改的语句。

触发器可以查询其他表，而且可以包含复杂的SQL语句。它们主要用于强制服从复杂的业务规则或要求。例如：您可以根据客户当前的帐户状态，控制是否允许插入新订单。

触发器也可用于强制引用完整性，以便在多个表中添加、更新或删除行时，保留在这些表之间所定义的关系。然而，强制引用完整性的最好方法是在相关表中定义主键和外键约束。如果使用数据库关系图，则可以在表之间创建关系以自动创建外键约束。

触发器与存储过程的唯一区别是触发器不能执行EXECUTE语句调用，而是在用户执行Transact-SQL语句时自动触发执行。

(3)触发器的常用分析方法有哪些扩展阅读：

一、测触发器好坏的方法：

测量触发器的电阻值一般150到200之间。不同型号，不同车型，不同牌子的线圈电阻都是有一定差距的，测量触发器的方法不单单靠量电阻。

也可以测量触发器的触发电流，更准确，把表针跳到测电流最小档位。接上触发器正极，2根线的就正负极。再启动发动机。只要针动了。就说明触发器是好的。

一些工艺或材料不好的触发器，对温度的敏感度大，这是因为里面可能出现匝间开路或匝间短路的情况，这类情况，用一般万用表，也是很难测出，建议还是让修车师傅处理。

二、触发器的种类：

DML触发器：当数据库中表中的数据发生变化时，包括insert,update,delete任意操作，如果我们对该表写了对应的DML触发器，那么该触发器自动执行。

DML触发器的主要作用在于强制执行业 务规则，以及扩展Sql Server约束，默认值等。因为我们知道约束只能约束同一个表中的数据，而触发器中则可以执行任意Sql命令。

DDL触发器：它是Sql Server2005新增的触发器，主要用于审核与规范对数据库中表，触发器，视图等结构上的操作。

比如在修改表，修改列，新增表，新增列等。它在数据库结构发生变化时执行，我们主要用它来记录数据库的修改过程，以及限制程序员对数据库的修改，比如不允许删除某些指定表等。

登录触发器：登录触发器将为响应 LOGIN 事件而激发存储过程。与 SQL Server 实例建立用户会话时将引发此事件。登录触发器将在登录的身份验证阶段完成之后且用户会话实际建立之前激发。

因此，来自触发器内部且通常将到达用户的所有消息（例如错误消息和来自 PRINT 语句的消息）会传送到 SQL Server 错误日志。如果身份验证失败，将不激发登录触发器。

㈣ D触发器的工作原理及状态表

SD和RD接至基本RS触发器的输入端，它们分别是预置和清零端，低电平有效。当SD=1且RD=0时（SD的非为0，RD的非为1，即在两个控制端口分别从外部输入的电平值，原因是低电平有效），不论输入端D为何种状态，都会使Q=0，Q非=1，即触发器置0。

当SD=0且RD=1（SD的非为1，RD的非为0）时，Q=1，Q非=0，触发器置1，SD和RD通常又称为直接置1和置0端。我们设它们均已加入了高电平，不影响电路的工作。

(4)触发器的常用分析方法有哪些扩展阅读：

该触发器是在CP正跳沿前接受输入信号，正跳沿时触发翻转，正跳沿后输入即被封锁，三步都是在正跳沿后完成，所以有边沿触发器之称。

与主从触发器相比，同工艺的边沿触发器有更强的抗干扰能力和更高的工作速度。 /span>。由基本RS触发器的逻辑功能可知，Q=Q3非=D。

由于CP信号是加到门G3和G4上的，因而在CP上升沿到达之前门G5和G6输出端的状态必须稳定地建立起来。

输入信号到达D端以后，要经过一级门电路的传输延迟时间G5的输出状态才能建立起来，而G6的输出状态需要经过两级门电路的传输延迟时间才能建立，因此D端的输入信号必须先于CP的上升沿到达，而且建立时间应满足：tset≥2tpd。

㈤ rs触发器功能

保持，置0，置1。三种基本功能。
基本RS触发器可以用与非门实现，也可以用或非门实现，他们的有效电平是不一样的。要注意哦。

不过，我们常用的是D触发器和JK触发器，比RS触发器实用的多。

㈥ 触发器按照逻辑功能分有什么、什么、D触发器、T触发器等

触发器按逻辑功能分有以下四种：
1.RS触发器。在时钟脉冲操作下，根据输入信号R，S取值不同，凡是具有置0，置1和保持功能的电路，都叫做RS型时钟触发器，简称为RS型触发器或RS触妇器。
2.JK触发器。在时钟脉冲操作下，根据输入信号J，K取值的不同，凡是具有保持，置0，置1，翻转功能的电路，都称为JK型时钟触发器，简称为JK型触发器或JK触发器。
3.D触发器。在时钟脉冲操作下，凡是具有置0，置1功能的电路，都叫做D型时钟触发器，简称为D型触发器或D触发器。
4.T触发器。在时钟脉冲操作下，根据输入信号T取值的不同，凡是具有保持和翻转功能的电路，即当T=0时能保持状态不变，T=1时一定翻转的电路，都称之为T型时钟触发器。
(6)触发器的常用分析方法有哪些扩展阅读：
触发器各种类型分类
1.按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器。
2.按触发方式不同分为：电平触发器、边沿触发器和脉冲触发器。
3.按电路结构不同分为：基本RS触发器和钟控触发器。
4.按存储数据原理不同分为：静态触发器和动态触发器。
5.按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器。
参考资料：搜狗网络－触发器（数字电路领域术语）

㈦ 各种触发器的触发方式是什么

按逻辑功能不同分为:RS触发器、D触发器、JK触发器、T触发器。 按触发方式不同分为:电平触发器、边沿触发器和主从触发器。 按电路结构不同分为:基本RS触发器和钟控触发器。 按存储数据原理不同分为:静态触发器和动态触发器。 按构成触发器的基本器件不同分为:双极型触发器和MOS型触发器。触发器(trigger)是个特殊的存储过程,它的执行不是由程序调用,也不是手工启动,而是由事件来触发,比如当对一个表进行操作( insert,delete, update)时就会激活它执行。触发器经常用于加强数据的完整性约束和业务规则等。 触发器可以从 DBA_TRIGGERS ,USER_TRIGGERS 数据字典中查到。照明配件用于高强度气体放电灯(H.I.D)的启动,型号繁多.由于高强度气体放电灯启动时需要一个高电压来使气体电离进入等离子态,因而需要一个高压发生器做为启动器。这就是触发器早期的机械型触发器已经淘汰。现在绝大多数触发器都是使用可控硅或高压触发二极管的电子触发器,常用的型号有:OSRAM 的 CD-7 飞利浦的 SI51 SN58 爱伦的ALK400等双稳态触发器基本电路如图1的上半部。它由两个反相器直接耦合而成。反相器1由晶体管T1和电阻Rc1R11及R12组成,反相器2由晶体管T2和电阻Rc2、R21及R22组成。反相器1的输出端Q即是反相器2的输入端,同样,反相器2的输出端悩也是反相器1的输入端,两级反相器是互相反馈的。这个电路具有两种稳定状态: 图1一种稳态是T1管导通、T2管截止,Q端为低电位、悩为高电位;另一种稳态是T1管截止、T2管导通,Q端为高电位、悩端为低电位。加上电压 Ec和-Eb后电路即进入一种稳定状态。若不加触发信号,电路则永远处于这个稳定状态。 欲使电路从一种稳态转换到另一种稳态,必须外加触发信号。图1的下半部分是两个引导触发信号给各个反相器的电路。它们分别由微分电路R1C1、R2C2和隔离二极管D1、D2组成。 当外加负触发脉冲作用于引导电路的“S”端时,通过微分电路R1C1使D1导通,b1点呈低电位。此时不论触发器原处何种状态T1管截止,Q点变为高电位,T2管导通,悩点变为低电位。这种稳态称为触发器的“置位”状态,“S”端称为“置位”端。反之,外加负触发脉冲作用于“R”端时,则使悩端为高电位,Q端为低电位。这种稳态为触发器的“复位”状态,“R”端称为“复位”端。具有置位、复位功能的触发器称为R-S触发器。 双稳态触发器可用来构成各种计数器、分频器和寄存器等。射极耦合触发器又称施密特触发器,其原理电路如图2。它也由两级反相器直接耦合而成。第一级反相器的输出端c1是第二级反相器的输入端。第一级反相器的输入端接输入触发电压ui,第二级反相器的输出端提供输出电压u0。两级反相器通过公共的发射极电阻Re耦合在一起,因而称射极耦合触发器。这种触发器也有两种稳定状态,一种稳态是T1管导通、T2管 图2截止,输出u0为高电位;另一种稳态是T1管截止,T2管导通,u0为低电位。触发器的稳定状态决定于输入u电位的高低,因此这种触发器具有电位触发特性。当输入ui为低电位时,T1管截止,c1点电位升高,使T2管导通,输出u0也是低电位。当ui为高电位时,T1管导通,c1点电位下降,使T2管截止,u也是高电位。射极耦合触发器可用于波形的整形和鉴幅。单稳态触发器单稳态触发器也由两个反相器构成(图3a)。与图1 的双稳态触发器相比,由晶体管T2组成的反相器2完全相同,但由晶体管T1组成的反相器1中,用电容器C代替电阻器R11,且R12接向 Ec。另外,在T1管的b1点接有由D1、R1及C1组成的引导电路, ui即外加触发信号。触发器的状态电压由c1及c2点输出。 图3b的波形表明单稳态触发器的工作过程。在外加负触发脉冲u到来以前(0~t1期间),触发器处于稳定状态。由于b1点通过R12接向电压 Ec,T1导通,T2截止。c1点的电压uc1为低电位,c2点电压u为高电位,电容器C被充电。在t=t1瞬间,u到来,通过微分电路R1C1使D1导通,b1呈低电位,T1由导通变为截止,uc1上升为高电位;T2导通,uc2 图3下降为低电位。这时,电容器C通过T2放电形成暂时稳定状态(t1~t2期间),称为暂稳态。随着电容器C的放电,b1点电位上升,当t=t2时,b1点的电位又使T1管导通,uc1下降为低电位,T2管又截止,uc2电位上升。在t2~t3期间,uc2因受Rc2C充电的影响而上升缓慢,形成恢复期。t3以后进入原来的稳定状态。单稳态触发器可用于脉冲整形和脉冲延时。 各种触发器均可由分立元件构成,也可由集成电路来实现。但随着集成电路技术的发展,集成触发器品种逐渐增加,性能优良,应用日益广泛。基本触发电路有R-S触发器,T触发器,D触发器,J-K触发器等。

㈧ 触发器的常用触发方式

触发器 （trigger）是个特殊的 存储 过程，它的执行不是由程序调用，也不是手工启动，而是由事件来触发，比如当对一个表进行操作（ insert，dele te ， update）时就会激活它执行。

触发器经常用于加强数据的完整性约束和业务规则等，可以从 DBA_TRIGGE RS ，USER_TRIGGERS 数据字典中查到。照明 配件 用于高强度气体放电灯（H.I.D）的启动，型号繁多。由于高强度气体放电灯启动时需要一个高电压来使气体电离进入等离子态，因而需要一个高压发生器做为启动器。这就是触发器早期的 机械 型触发器已经淘汰。现在绝大多数触发器都是使用 可控硅 或高压触发 二极管 的电子触发器，常用的型号有：OS RAM 的 CD-7 飞利浦的 SI51 SN58 爱伦的ALK400等双稳态触发器基本 电路 如图1的上半部。它由两个反相器直接 耦合 而成。反相器1由 晶体管 T1和 电阻 Rc1R11及R12组成，反相器2由 晶体 管T2和电阻Rc2、R21及R22组成。反相器1的输出端Q即是反相器2的输入端，同样，反相器2的输出端悩也是反相器1的输入端，两级反相器是互相反馈的。

各种触发器的触发方式：

按逻辑功能不同分为：RS触发器、D触发器、JK触发器、T触发器。

按触发方式不同分为：电平触发器、边沿触发器和主从触发器。

按电路结构不同分为：基本RS触发器和钟控触发器。

按存储数据原理不同分为：静态触发器和动态触发器。

按构成触发器的基本器件不同分为：双极型触发器和MOS型触发器。

触发器的触发方式_触发器的常用触发方式

1、同步触发

同步式触发采用高电平触发方式即在CP高电平期间，输入信号起作用。同步式RS触发器波形见下图，在CP高电平期间，输出会随输入信号变化，因此无法保证一个CP周期内触发器只动作一次。

空翻现象： 时钟 脉冲太宽时，一个CP脉冲会引起触发器的多次翻转。计数触发型钟控同步触发器，必须在时钟脉冲宽度足够窄的条件下，才能正常工作。

2、上升沿触发

上升沿触发器只在时钟脉冲CP上升沿时刻根据输入信号翻转，它可以保证一个CP周期内触发器只动作一次，使触发器的翻转次数与时钟脉冲数相等，可以克服空翻现象。并可克服输入干扰信号引起的误翻转。

3、下降沿触发

下降沿触发器只在CP时钟脉冲下降沿时刻，根据输入信号翻转，同样可以保证在一个CP周期内触发器只动作一次。

4、主从触发

主从RS触发器是由主触发器、从触发器和非门三个部分组成的一个组合。

特点：从触发器的状态由主触发器决定；主从触发器只在每个输入CP脉冲的下降沿翻转一次，与CP脉冲的宽度无关，从而避免空翻现象。

原文链接： 触发器的常用触发方式 - 模拟技术 - 电子发烧友网 (elecfans.com)

㈨ 触发器的工作原理是什么

输入电压的负向递减和正向递增两种不同变化方向有不同的阈值电压，使得它具有较强的抗干扰能力。

施密特触发器的原理类似于带有延时的比较器。其比较的对象是输入电平和二分之一的电源电压。它和其他的比较器原理相同，带有一个比较死区以避免受到输入信号中的噪声的干扰。

可以使用晶体管或是制作一个施密特触发器，使用类似74HC14的集成电路，这样的一个集成块里集成了6个施密特触发器。

其电路中并不包含反馈的回路，因此当在门限电平附近受到干扰的时候，放大器的输出有可能会来回摆动。而施密特触发器的电路构成中，有一个反馈回路形成正反馈，在输入达到门限电平的时候正反馈所带来的延迟特性将会生效，并使得输出的波形变得完美。

(9)触发器的常用分析方法有哪些扩展阅读

作用

1、触发器可以强制用比CHECK约束定义的约束更为复杂的约束。

2、触发器发生错误时，异动的结果会被撤销。

3、一个表中的多个同类触发器允许采取多个不同的对策以响应同一个修改语句。

㈩ 什么是脉冲触发方式

以时钟脉冲的形式作为控制信号，只有当时钟脉冲到来时电路才被“触发”而动作，并根据输入信号改变输出状态。

在实际的数字系统中往往包含大量的存储单元，而且经常要求他们在同一时刻同步动作，为达到这个目的，在每个存储单元电路上引入一个时钟脉冲作为控制信号，只有当CLK到来时电路才被“触发”而动作，并根据输入信号改变输出状态。

触发器最简单的是由两个或非门，两个输入端和两个输出端组成的RS触发器。复杂一些的有带时钟段和D端，在CLK端为高电平时跟随D端状态，而在CLK端变为低电平的瞬间锁存信号的D触发器。

(10)触发器的常用分析方法有哪些扩展阅读

目前最常用的方法有触发器方法和同步电路法两种，触发器方法首先将各侧音信号形成方波，利用方波前沿顺序触发一系列触发器，从低侧音开始，最后由最高侧音形成数据点。

同步电路法利用产生测距信号的同步系统的类似方法，也可以产生停止脉冲。在侧音信号产生器中，由高侧音同步分频产生低侧音。但在停止脉冲产生系统中，同步信号为接收的低侧音信号，因此应使由高侧音产生的再生低侧音与接收侧音同步，同步范围为高侧音的半个整周。