阎照文信号完整性分析方法

① 什么是高速信号完整性设计和分析

我们在用示波器测量PCB板上信号时，经常会在信号的波形上发现一些奇怪的现象：比如信号跳变后会产生很大的尖峰毛刺，可能尖峰后面还会有上下起伏波动。有时候信号的边沿会出现一个平台，有点像人的肩膀。还有时你可能会遇到信号的边沿不是平滑上升的，会出现一个回沟，上升到中途突然跌落下来然后再继续上升。回想一下，你是否遇到过类似情况？这些现象就是信号完整性问题的典型表现。
信号完整性一词没有一个唯一的规范定义，通常是指高速PCB中由于信号、互连结构、电源系统等因素相互作用，最终使信号产生扭曲畸变的一种现象。这时可以说信号在传输过程中被破坏了，变得不完整。
关于信号完整性，于博士是这方面的专家。你可以到网上查询一下于博士的网站，里面有很多解释以及学习的内容，也可关注一下于博士信号完整性的微信公众号（SIG007），视频内容都有，可以去学习一下。

② 求《信号完整性分析》

这个够呛啊，我也正在找呢，可惜没找到有电子档的，个人建议还是买一本回来好好看看。书，现在还是要比电子档方便的多的

③ 电子设计的信号完整性的问题及解决方法。

Mentor、Sigrity等公司提供的先进工具还能模拟ISI。对于工作在5 Gbps或10 Gbps的信号而言，你关心的波长太短，因此你只需要在PCB或背板上布置几厘米长的迹线，就能让几路此类电磁波同时存在于信道中。反射和跃迁会由于这些波的相互作用而变化。因此，高端的信号完整性工具使你能够用伪随机二进制模式来激励信道，然后为产生的眼图收集相关数据。Altium公司的信号完整性工具很有用，但特性比HyperLynx少，这是因为在你购买4000美元的Altium设计平台时，它是免费赠送的。另一方面，HyperLynx的一个完备的独立版本售价将近50,000美元。

虽然Mentor、Cadence、Zuken、Altium公司运用它们在板设计领域的经验来开发信号完整性工具，但你还可从其它来源获得好工具。有几家公司在制造场求解器和信号完整性工具。Ansoft公司在市场份额上仅次于Mentor公司，利用它在数学计算和绘图领域的专业知识来帮助工程师们解决信号完整性问题。Ansoft公司的旗舰产品是高频结构模拟器(HFSS)，是一种通用场求解器，它还能为S参数和矩阵求解器完成Spice建模。Ansoft公司的DesignerSI软件包含原理图记录与布局工具、二维场求解器，以及串行链路设计所需的统计与IBIS能力（图6）。Ansoft公司还提供Siwave，以便从电路板和包几何结构中提取模型。

图6，Ansoft公司提供自己的特性完备的信号完整性工具，用于高速串行信道设计。

SiSoft公司是IBIS AMI标准的领头羊，提供Quantum-SI场求解器，它可执行预布局和后布局信号完整性分析。SiSoft公司还为高速串行链路提供Quantum Channel设计环境。该公司的工具为发射芯片和接收芯片中的算法和均衡建模，并执行合规自动测试，来向你表明你的信道是否将符合特定接口标准，比如PCIx或IEEE 802.3xx。该程序可通过接口与几种电路板程序连接，其中包括Mentor公司的Expedition PCB以及来自Allegro、Altium、Zuken公司的程序。Comsol、Sonnet Software、CST、E-System Design等公司提供的许多场求解程序还为信号完整性执行计算任务。多数大型的场求解器公司都提供三维程序，它们可准确建立连接器和焊线的模型。但以三维方式对大型PCB建模，还会存在耗时问题。

由于信号完整性问题在高频显现，因此射频设计工具公司已在加快帮助工程师们应对这个问题。例如，Agilent公司提供电磁设计系统(EMDS)和先进设计系统(ADS)场求解器。ADS带有信号完整性插件，它们使你能够以三维方式形象描绘各个场和电流。Agilent公司最近还增加了对IBIS AMI模型的支持。与此同时，AWR公司的Microwave Office号称具有易用性和直观界面。该公司还提供信号完整性工具，比如SI Design Suite，能帮助完成二维和三维分析。

AWR公司营销副总裁Sherry Hess说：“许多公司都在要求它们的射频工程师帮助处理信号完整性和EMI问题。这些工程师自然更喜欢使用他们习惯的射频设计环境。”

包括The MathWorks公司在内的数学分析公司加入到板布局、场求解器和射频工具厂商的行列，凭借Matlab等工具，它们也能帮助应对信号完整性问题。The MathWorks公司射频与模拟产品营销经理Giovanni Mancini表示：Matlab的工具箱包括一系列专用数学函数。ADS和Microwave Office等工具可生成集总元件模型的模拟，并且Matlab可使用这些模型来分析信道模型。你可用Matlab的统计能力来预测误码率。Matlab还可用来为接收芯片中的均衡功能开发滤波器算法。

The MathWorks公司信号处理与通信营销部经理Chris Aeden说：“工程师们把Matlab用于设计与特征描述期间的不同阶段。通信工具箱使工程师们能输入和测试数据波形，来评测这些滤波器。”
芯片公司也能帮助设计师们处理信号完整性问题。Altera公司高级产品规划工程师Oliver Tan说：“我们提供各种工具，其中一些使你能在完成布局之前开展分析，而另一些则用于你完成布局后。”其中一种工具就是并发开关噪声(SSN)估算器，它在预布局期间工作，来为感应串扰生成的SSN建模。

SSN分析工具在后布局期间工作，来帮助你评测信号完整性并选择FPGA的引出线。Altera公司技术营销高级经理Phil Simpson说：“即便是低端产品也在使用1 Gbps至3 Gbps链路。当你到达更高的数据速率时，问题会发生明显变化。”

Mentor Gra

④ 信号完整性分析中，在高速信号传输时，为什么电源和地平面都可以做为参考平面 有知道的能解答下吗

http://www.sig007.com/
你可以到这个网址上面去参考一下资料，讲信号完整性讲的非常的好，也很好懂。

⑤ 电路仿真和信号完整性分析是什么

仿真一般指的是PCB仿真，采用一些仿真软件建立仿真模型得出结果，不需要仪器，仅仅是仿真。
信号完整性分析（SI）和电源完整性仿真（PI）是很重要的两个仿真，衡量pcb设计的好坏，相当于两种理论。你也可以理解为电路仿真实际上的工作就是SI 和PI。
常用软件一般是MENTOR的和allego的，你上他们网站查查就可以了。

⑥ 信号完整性分析课本学习问题总结： 1、导致信号上升沿退化的原因有哪些

1、介质损耗、导体损耗、阻抗突变、辐射损耗、串扰
2、振铃是一种高频噪声，会以377ohms的阻抗向周围环境辐射能量
3、主要分为感性耦合和容性耦合，详细的你还是看书吧。书上说的很好啊
4、书上有定义 ，自己查书
5、狭义的SI仅包括反射和串扰。广义的SI指的是高速电路中互连线引起的所有问题，除反射、串扰外，还包括PI和EMI。
6、这与问题4重复
7、只要阻抗不匹配就发生反射
8、共模噪声抑制能力强、传输距离远、增益大
9、除了书上介绍的四种端接方法还有一种肖特基二极管端接。当走线长度与上升边的空间延伸相比可相比拟时，就需要端接。
10、信号路径和返回路径间的互容和互感

⑦ PCB板技术的介绍

高速PCB设计中的串扰分析与控制物理分析与验证对于确保复杂、高速PCB板级和系统级设计的成功起到越来越关键的作用。本文将介绍在信号完整性分析中抑制和改善信号串扰的方法，以及电气规则驱动的高速PCB板布线技术实现信号串扰控制的设计策略
当前，日渐精细的半导体工艺使得晶体管尺寸越来越小，因而器件的信号跳变沿也就越来越快，从而导致高速数字电路系统设计领域信号完整性问题以及电磁兼容性方面的问题日趋严重。信号完整性问题主要包括传输线效应，如反射、时延、振铃、信号的过冲与下冲以及信号之间的串扰等，其中信号串扰最为复杂，涉及因素多、计算复杂而难以控制。所以今天的电子产品设计迫切需要区别于传统设计环境、设计流程和设计方法的全新思路、流程、方法和技术。
EDA技术已经研发出一整套高速PCB和电路板级系统的设计分析工具和方法学，这些技术涵盖高速电路设计分析的方方面面：静态时序分析、信号完整性分析、EMI/EMC设计、地弹反射分析、功率分析以及高速布线器。同时还包括信号完整性验证和Sig'n-Off，设计空间探测、互联规划、电气规则约束的互联综合，以及专家系统等技术方法的提出也为高效率更好地解决信号完整性问题提供了可能。信号完整性分析与设计是最重要的高速PCB板级和系统级分析与设计手段，在硬件电路设计中扮演着越来越重要的作用，这里将讨论信号完整性问题中的信号串扰。

⑧ 在PROTEL 99里面我制作好电路原理图后请问怎么做PCB制板

第五章 PCB设计一、板框导航 当我们设计了原理图，生成了网表，下一步就要进行PCB设计。首先要画一个边框，我们可以借助板框导航，来画边框。在“File”下选择“New”中的“Wizards”,在选取“Printed Circuit Board Wizard”，点击“OK”即可，按照显示对话框的每一步提示，完成板框设计。
二、建立PCB文件要进行PCB设计，必须有原理图，根据原理图才能画出PCB图。按照上述板框导航生成一张“IBM XT bus format”形式的印制板边框。选择PCB设计窗口下的“Design”中的“Add/Remove Library”,在对话框上选择“4 Port Serial Interface.ddb”,在“\Design Explorer 99SE\Examples”文件夹中选取，点取“Add”,然后“OK”关闭对话框。在左侧的导航树上，打开“4 Port Serial Interface.prj”原理图文件，选择“Design”下的“Update PCB”，点取“Apply”,“Update Design”对话框被打开，点取“Execute”选项。对话框“Confirm Component Associations”对话框将被打开，网络连接表列出，选择应用“Apply”更新PCB文件，由于Protel99SE采用同步设计，因此，不用生成网表也可以直接到PCB设计。这时，一个新的带有网络表的PCB文件将生成。三、层管理 利用Protel99 SE设计PCB板，信号层可达到32个，地电层16个，机械层16个。我们增加层只需运行\\Design\layer stack manager功能菜单,就可以看到被增加层的位置。
四、布局设计布线的关键是布局，多数设计者采用手动布局的形式。“Room”定义规则，可以将指定元件放到指定区域。Protel99 SE在布局方面新增加了一些技巧。新的交互式布局选项包含自动选择和自动对齐。使用自动选择方式可以很快地收集相似封装的元件，然后旋转、展开和整理成组，就可以移动倒板上所需位置上了。当简易的布局完成后，使用自动对齐方式整齐地展开或缩紧一组封装相似的元件。新增动态长度分析器。在元件移动过程中，不断地对基于连接长度的布局质量进行评估，并用绿色（强）和红色（弱）表示布局质量。提示：打开布局工具条，可展开和缩紧选定组件的X、Y方向，使选中的元件对齐。四、布线设置
在布线之前先要设置布线方式和布线规则。Protel99 SE有三种布线方式：忽略障碍布线（Ignore obstacle），避免障碍布线（Avoid obstacle），推挤布线（Push obstacle）。我们可以根据需要选用不同的布线方式，在“Tools”工具菜单下选择“Preferences”优选项中选择不同的布线方式。也可以使用“SHIFT+R”快捷键在三种方式之间切换。接着选择布线规则，在“Design”下选择“Rules”对话框，选择不同网络布线的线宽，布线方式，布线的层数，安全间距，过孔大小等。有了布线规则，就可进行自动布线或手动布线了。如果采用自动布线，选择“Auto Route”菜单，Protel 99SE支持多种布线方式，可以对全板自动布线，也可以对某个网络、某个元件布线，也可手动布线。手动布线可以直接点击鼠标右键下拉菜单“Place track”，按鼠标左键一下确定布线的开始点，按“BackSpace”取消刚才画的走线，双击鼠标左键确定这条走线，按“ESC”退出布线状态。用“Shift”加空格键可以切换布线形式，“45°”“90°”弧形布线等方式之间切换。Protel99 SE提供了很好的在线检查工具“Online DRC”随时检查布线错误（在工具菜单的优选项下面）。如果修改一条导线，只需重画一条线，确定后，原来的导线就会自动被删除。五、电气规则检查当一块线路板已经设计好，我们要检查布线是否有错误，Protel99 SE提供了很好的检查工具“DRC” 自动规则检查。只要运行“Tools”下的“Design Rlue Check”，计算机会自动将检查结果列出来。六、信号完整性分析当PCB设计变得更复杂，具有更高的时钟速度、更高的器件开关速度以及高密度，在设计加工前进行信号的完整性分析变得更尤为重要。Protel99 SE包含一个高级的信号完整性仿真器，它能分析PCB设计和检查设计参数的功能，测试过冲、下冲、阻抗和信号斜率要求。如果PCB板任何一个设计要求(设计规则指定的)有问题，可以从PCB运行一个反射或串扰分析，以确切地查看其情况。信号完整性仿真使用线路的特性阻抗、通过传输线计算、I/O缓冲器宏模型信息，做为仿真的输入。它是基于快速的反射和串扰模拟器，采用经工业证实的算法，产生非常精确的仿真。设置信号完整性设计规则打开“LCD Controller.ddb”设计数据库，在“Design Explorer 99SE\Examples”目录下，通过左侧的导航树，打开“LCD Controller.pcb”文件。设置信号完整性设计规则，测试的描述。必须包含层堆栈规则。在“Tools”下选择“Preferences”对话框中的“Signal Integrity”选项，在这个对话框中，显示了所有元件的标号所代表的元件名称。例如“ R”代表“Resistors”,用“Add”增加，在“Component Type”对话框上，用“R”设置“Designator Prefix”，在“Component Type”中设置为“Resistor”,点击“OK”加入。重复上述操作设置“C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC；J-Connector;L-inctor”,当我们设置完成时，点取“OK”退出优选项对话框。
从菜单中选择“Design\Rules”，然后按下设计规则对话框中的信号完整性钮。每个规则包含了该规则测试的描述。一旦配置了信号完整设计规则，从菜单中选择“Tools”下的“Design Rule Check”，显示设计规则检查对话框。按对话框中央的信号完整性按钮，进行信号完整性设计规则检查。包含电源网络设计规则，指定每个电源网络和电压。从“Rule Classes”中选“Overshoot Falling Edge”点击“Add”,在谈出对话框中选择“Fiter Kind”设为“Whole Board”,并且改变右侧“Maximum(Volts)”为“0.5”,点取“OK”,存入这条规则。重复刚才的步骤，设置“Undershoot-Falling Edge”，两个强制信号完整性规则。运行设计规则检查“DRC”，然后在“Report”中运行“Signal Integrity”，找到网络名为“FRAMA1”，选重这个网络，在“Edit”中选“Take Over”从菜单中加入网络，对它进行分析。在“Simulation”的“Reflection”菜单下可以观看波形。我们选种哪一个器件，那个器件的曲线将被点亮。信号完整性分析菜单中还为我们提供消除干扰的方法。
如果设计不包含电源层分析将仍然执行，但是结果不能认为是准确的。信号完整性分析器不考虑多边形敷铜。DRC测试是从所有可能输出脚对每个网络最坏情况仿真，最坏结果就是DRC结果。执行串扰分析至少需要从网表上确定二个网。然后指定其中一个为侵略者，或受害人。侵略者被加入激励脉冲，受害人为接收串扰。当已经指定侵略者或受害人网络时，按Crosstalk按钮执行仿真，结果将显示在Protel波形分析器上。可以从波形上直接执行许多测量，仅仅击一下波形右边列表上的节点，从分析菜单中选择一个选项。如果你发现波形与设计规则检查给定的结果不匹配(例如：DRC给1.2伏特的过冲，但是波形有小的振铃)，大概因为用于反射分析的输出节点不是DRC报告的最坏节点。除了执行反射和串扰分析，还可以执行一个信号完整性效果的网络筛选，例如过冲、延迟、阻抗等等。网络筛选产生类似电子表格的结果表，可以快速查出有问题的网络。执行网络筛选，要指定许多网络(如果需要可选全部)，按Net Screening按钮。当筛选结果出现，使用工具条上按钮控制所要显示的内容(阻抗、电压等等)，按下列名按结果类型显示。七、可以在PCB中修改元件封装。 操作步骤： ①增加焊盘，将焊盘设置为被选中状态；②将需要增加的元件恢复原始图素；③选\Tools\Covert\Add Selected Prmitives to Component；④提问要增加焊盘的元件，确认即可。八、建立新的PCB器件封装
由于硬件厂家发展速度非常快，器件的不断更新，我们经常需要从库里增加器件封装，或增加封装库。Protel99 SE提供了很好的导航器，帮助我们完成器件的添加。根据文件产生PCB封装库打开“LCD Controller.ddb”设计数据库，选中“LCD Controller.pcb”并打开。在“Tools”下选择“Make Libray”，建立一个新库文件“LCD controller.lib”,所有PCB中的器件封装被自动抽取出来，保存在库文件中。在这个新库文件中建立器件封装，点击左侧导航树上的“Browse PCBlib”,可以浏览这个库里现有的元件，创建一个新的元件选择“Tools”下的“New Component”，弹出一个器件封装模板，按照提示，可以迅速生成一个我们需要的器件封装。 九、 生成GERBER文件在我们将所有设计完成之后，需要把PCB文件拿到制版厂家去做印制版。如果厂家有Protel 98 或Protel 99 ，我们可以用Protel 99SE中“File\Save as选择存储文件格式为3.0，然后导出 PCB文件给厂家。如果厂家没有这两种版本文件，需生成“GERBER”给厂家。具体操作如下：首先我们打开一个设计好的PCB文件“Z80 Microprocessor.ddb”设计数据库中的“Z80 Processor board.pcb”文件，选择“File”主菜单下的“CAM Manager”，
按照输出导航，可以方便的生成光绘文件和数控钻孔文件。所有输出文件被保存在“CAM Manager”文件夹下。光圈文件的后缀为“*.APT”,GERBER文件的后缀为“*.G*”,钻孔文件的后缀为“*.DRR”和“*.TXT”。将所有文件导出到一个指定目录下，压缩后即可交给印制板厂生产。如果我们想看生成的GERBER文件是否正确，请用导入的方法可以打开每一层文件。十、打印预览在Protel 99SE中我们可以观看打印效果，通过\\File\Print/Preview控制打印参数，修改打印结果。可以在打印预览中任意添加层或删除层。十一、3D显示
点击\\VIEW\Board in 3D选项，可以看到设计板的三维图形，并且可以任意旋转、隐藏元件或字符等操作。 十一、强大的输入输出功能 用Import可以读取Orcad(*.max)、P-CAD PDIF(*.PDF)、AutoCAD(*.DWG,*.DXF)文件。并且，新增与CCT公司的接口。

⑨ 为什么利用眼图能大致估算接收系统性能的好坏程度

眼图的“眼睛”张开的大小反映着码间串扰的强弱。“眼睛”张的越大，且眼图越端正，表示码间串扰越小；反之表示码间串扰越大。

当存在噪声时，噪声将叠加在信号上，观察到的眼图的线迹会变得模糊不清。若同时存在码间串扰，“眼睛”将张开得更小。与无码间串扰时的眼图相比，原来清晰端正的细线迹，变成了比较模糊的带状线，而且不很端正。噪声越大，线迹越宽，越模糊；码间串扰越大，眼图越不端正。

眼图对于展示数字信号传输系统的性能提供了很多有用的信息：可以从中看出码间串扰的大小和噪声的强弱，有助于直观地了解码间串扰和噪声的影响，评价一个基带系统的性能优劣；可以指示接收滤波器的调整，以减小码间串扰。

(9)阎照文信号完整性分析方法扩展阅读

理论分析得到如下几条结论，在实际应用中要以此为参考，从眼图中对系统性能作一论述：

1、最佳抽样时刻应 在 “眼睛” 张开最大的时刻。

2、对定时误差的灵敏度可由眼图斜边的斜率决定。斜率越大，对定时误差就越灵敏。

3、在抽样时刻上，眼图上下两分支阴影区的垂直高度，表示最大信号畸变。

4、眼图中央的横轴位置应对应判决门限电平。

5、在抽样时刻，上下两分支离门限最近的一根线迹至门限的距离表示各相应电平的噪声容限，噪声瞬时值超过它就可能发生错误判决。

6、对于利用信号过零点取平均来得到定时信息的接收系统，眼图倾斜分支与横轴相交的区域的大小表示零点位置的变动范围，这个变动范围的大小对提取定时信息有重要的影响。

⑩ 找了好多，可就是不知道怎么打开“选取图素”

计了原理图，生成了网表，下一步就要进行PCB设计。首先要画一个边框，我们可以借助板框导航，来画边框。在“File”下选择“New”中的“Wizards”,在选取“Printed Circuit Board Wizard”，点击“OK”即可，按照显示对话框的每一步提示，完成板框设计。
二、建立PCB文件
要进行PCB设计，必须有原理图，根据原理图才能画出PCB图。按照上述板框导航生成一张“IBM XT bus format”形式的印制板边框。选择PCB设计窗口下的“Design”中的“Add/Remove Library”,在对话框上选择“4 Port Serial Interface.ddb”,在“\Design Explorer 99SE\Examples”文件夹中选取，点取“Add”,然后“OK”关闭对话框。在左侧的导航树上，打开“4 Port Serial Interface.prj”原理图文件，选择“Design”下的“Update PCB”，点取“Apply”,“Update Design”对话框被打开，点取“Execute”选项。对话框“Confirm Component Associations”对话框将被打开，网络连接表列出，选择应用“Apply”更新PCB文件，由于Protel99SE采用同步设计，因此，不用生成网表也可以直接到PCB设计。这时，一个新的带有网络表的PCB文件将生成。
三、层管理
利用Protel99 SE设计PCB板，信号层可达到32个，地电层16个，机械层16个。我们增加层只需运行\\Design\layer stack manager功能菜单,就可以看到被增加层的位置。
四、布局设计
布线的关键是布局，多数设计者采用手动布局的形式。“Room”定义规则，可以将指定元件放到指定区域。Protel99 SE在布局方面新增加了一些技巧。新的交互式布局选项包含自动选择和自动对齐。使用自动选择方式可以很快地收集相似封装的元件，然后旋转、展开和整理成组，就可以移动倒板上所需位置上了。当简易的布局完成后，使用自动对齐方式整齐地展开或缩紧一组封装相似的元件。
新增动态长度分析器。在元件移动过程中，不断地对基于连接长度的布局质量进行评估，并用绿色（强）和红色（弱）表示布局质量。
提示：打开布局工具条，可展开和缩紧选定组件的X、Y方向，使选中的元件对齐。
四、布线设置
在布线之前先要设置布线方式和布线规则。Protel99 SE有三种布线方式：忽略障碍布线（Ignore obstacle），避免障碍布线（Avoid obstacle），推挤布线（Push obstacle）。我们可以根据需要选用不同的布线方式，在“Tools”工具菜单下选择“Preferences”优选项中选择不同的布线方式。也可以使用“SHIFT+R”快捷键在三种方式之间切换。
接着选择布线规则，在“Design”下选择“Rules”对话框，选择不同网络布线的线宽，布线方式，布线的层数，安全间距，过孔大小等。
有了布线规则，就可进行自动布线或手动布线了。如果采用自动布线，选择“Auto Route”菜单，Protel 99SE支持多种布线方式，可以对全板自动布线，也可以对某个网络、某个元件布线，也可手动布线。手动布线可以直接点击鼠标右键下拉菜单“Place track”，按鼠标左键一下确定布线的开始点，按“BackSpace”取消刚才画的走线，双击鼠标左键确定这条走线，按“ESC”退出布线状态。用“Shift”加空格键可以切换布线形式，“45°”“90°”弧形布线等方式之间切换。Protel99 SE提供了很好的在线检查工具“Online DRC”随时检查布线错误（在工具菜单的优选项下面）。如果修改一条导线，只需重画一条线，确定后，原来的导线就会自动被删除。
五、电气规则检查
当一块线路板已经设计好，我们要检查布线是否有错误，Protel99 SE提供了很好的检查工具“DRC” 自动规则检查。只要运行“Tools”下的“Design Rlue Check”，计算机会自动将检查结果列出来。
六、信号完整性分析
当PCB设计变得更复杂，具有更高的时钟速度、更高的器件开关速度以及高密度，在设计加工前进行信号的完整性分析变得更尤为重要。
Protel99 SE包含一个高级的信号完整性仿真器，它能分析PCB设计和检查设计参数的功能，测试过冲、下冲、阻抗和信号斜率要求。如果PCB板任何一个设计要求(设计规则指定的)有问题，可以从PCB运行一个反射或串扰分析，以确切地查看其情况。
信号完整性仿真使用线路的特性阻抗、通过传输线计算、I/O缓冲器宏模型信息，做为仿真的输入。它是基于快速的反射和串扰模拟器，采用经工业证实的算法，产生非常精确的仿真。
设置信号完整性设计规则
打开“LCD Controller.ddb”设计数据库，在“Design Explorer 99SE\Examples”目录下，通过左侧的导航树，打开“LCD Controller.pcb”文件。设置信号完整性设计规则，测试的描述。必须包含层堆栈规则。在“Tools”下选择“Preferences”对话框中的“Signal Integrity”选项，在这个对话框中，显示了所有元件的标号所代表的元件名称。例如“ R”代表“Resistors”,用“Add”增加，在“Component Type”对话框上，用“R”设置“Designator Prefix”，在“Component Type”中设置为“Resistor”,点击“OK”加入。重复上述操作设置“C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC；J-Connector;L-inctor”,当我们设置完成时，点取“OK”退出优选项对话框。
从菜单中选择“Design\Rules”，然后按下设计规则对话框中的信号完整性钮。每个规则包含了该规则测试的描述。
一旦配置了信号完整设计规则，从菜单中选择“Tools”下的“Design Rule Check”，显示设计规则检查对话框。按对话框中央的信号完整性按钮，进行信号完整性设计规则检查。
包含电源网络设计规则，指定每个电源网络和电压。从“Rule Classes”中选“Overshoot Falling Edge”点击“Add”,在谈出对话框中选择“Fiter Kind”设为“Whole Board”,并且改变右侧“Maximum(Volts)”为“0.5”,点取“OK”,存入这条规则。重复刚才的步骤，设置“Undershoot-Falling Edge”，两个强制信号完整性规则。
运行设计规则检查“DRC”，然后在“Report”中运行“Signal Integrity”，找到网络名为“FRAMA1”，选重这个网络，在“Edit”中选“Take Over”从菜单中加入网络，对它进行分析。在“Simulation”的“Reflection”菜单下可以观看波形。我们选种哪一个器件，那个器件的曲线将被点亮。信号完整性分析菜单中还为我们提供消除干扰的方法。
如果设计不包含电源层分析将仍然执行，但是结果不能认为是准确的。
信号完整性分析器不考虑多边形敷铜。DRC测试是从所有可能输出脚对每个网络最坏情况仿真，最坏结果就是DRC结果。
执行串扰分析至少需要从网表上确定二个网。然后指定其中一个为侵略者，或受害人。侵略者被加入激励脉冲，受害人为接收串扰。当已经指定侵略者或受害人网络时，按Crosstalk按钮执行仿真，结果将显示在Protel波形分析器上。
可以从波形上直接执行许多测量，仅仅击一下波形右边列表上的节点，从分析菜单中选择一个选项。
如果你发现波形与设计规则检查给定的结果不匹配(例如：DRC给1.2伏特的过冲，但是波形有小的振铃)，大概因为用于反射分析的输出节点不是DRC报告的最坏节点。
除了执行反射和串扰分析，还可以执行一个信号完整性效果的网络筛选，例如过冲、延迟、阻抗等等。网络筛选产生类似电子表格的结果表，可以快速查出有问题的网络。
执行网络筛选，要指定许多网络(如果需要可选全部)，按Net Screening按钮。当筛选结果出现，使用工具条上按钮控制所要显示的内容(阻抗、电压等等)，按下列名按结果类型显示。
七、可以在PCB中修改元件封装。
操作步骤：
①增加焊盘，将焊盘设置为被选中状态；
②将需要增加的元件恢复原始图素；
③选\Tools\Covert\Add Selected Prmitives to Component；
④提问要增加焊盘的元件，确认即可。
八、建立新的PCB器件封装
由于硬件厂家发展速度非常快，器件的不断更新，我们经常需要从库里增加器件封装，或增加封装库。Protel99 SE提供了很好的导航器，帮助我们完成器件的添加。
根据文件产生PCB封装库
打开“LCD Controller.ddb”设计数据库，选中“LCD Controller.pcb”并打开。在“Tools”下选择“Make Libray”，建立一个新库文件“LCD controller.lib”,所有PCB中的器件封装被自动抽取出来，保存在库文件中。在这个新库文件中建立器件封装，点击左侧导航树上的“Browse PCBlib”,可以浏览这个库里现有的元件，创建一个新的元件选择“Tools”下的“New Component”，弹出一个器件封装模板，按照提示，可以迅速生成一个我们需要的器件封装。
九、 生成GERBER文件
在我们将所有设计完成之后，需要把PCB文件拿到制版厂家去做印制版。如果厂家有Protel 98 或Protel 99 ，我们可以用Protel 99SE中“File\Save as选择存储文件格式为3.0，然后导出 PCB文件给厂家。如果厂家没有这两种版本文件，需生成“GERBER”给厂家。具体操作如下：
首先我们打开一个设计好的PCB文件“Z80 Microprocessor.ddb”设计数据库中的“Z80 Processor board.pcb”文件，选择“File”主菜单下的“CAM Manager”，
按照输出导航，可以方便的生成光绘文件和数控钻孔文件。
所有输出文件被保存在“CAM Manager”文件夹下。
光圈文件的后缀为“*.APT”,GERBER文件的后缀为“*.G*”,钻孔文件的后缀为“*.DRR”和“*.TXT”。将所有文件导出到一个指定目录下，压缩后即可交给印制板厂生产。
如果我们想看生成的GERBER文件是否正确，请用导入的方法可以打开每一层文件。
十、打印预览
在Protel 99SE中我们可以观看打印效果，通过\\File\Print/Preview控制打印参数，修改打印结果。可以在打印预览中任意添加层或删除层。
十一、3D显示
点击\\VIEW\Board in 3D选项，可以看到设计板的三维图形，并且可以任意旋转、隐藏元件或字符等操作。
十一、强大的输入输出功能
用Import可以读取Orcad(*.max)、P-CAD PDIF(*.PDF)、AutoCAD(*.DWG,*.DXF)文件。并且，新增与CCT公司的接口。