閻照文信號完整性分析方法

① 什麼是高速信號完整性設計和分析

我們在用示波器測量PCB板上信號時，經常會在信號的波形上發現一些奇怪的現象：比如信號跳變後會產生很大的尖峰毛刺，可能尖峰後面還會有上下起伏波動。有時候信號的邊沿會出現一個平台，有點像人的肩膀。還有時你可能會遇到信號的邊沿不是平滑上升的，會出現一個回溝，上升到中途突然跌落下來然後再繼續上升。回想一下，你是否遇到過類似情況？這些現象就是信號完整性問題的典型表現。
信號完整性一詞沒有一個唯一的規范定義，通常是指高速PCB中由於信號、互連結構、電源系統等因素相互作用，最終使信號產生扭曲畸變的一種現象。這時可以說信號在傳輸過程中被破壞了，變得不完整。
關於信號完整性，於博士是這方面的專家。你可以到網上查詢一下於博士的網站，裡面有很多解釋以及學習的內容，也可關注一下於博士信號完整性的微信公眾號（SIG007），視頻內容都有，可以去學習一下。

② 求《信號完整性分析》

這個夠嗆啊，我也正在找呢，可惜沒找到有電子檔的，個人建議還是買一本回來好好看看。書，現在還是要比電子檔方便的多的

③ 電子設計的信號完整性的問題及解決方法。

Mentor、Sigrity等公司提供的先進工具還能模擬ISI。對於工作在5 Gbps或10 Gbps的信號而言，你關心的波長太短，因此你只需要在PCB或背板上布置幾厘米長的跡線，就能讓幾路此類電磁波同時存在於信道中。反射和躍遷會由於這些波的相互作用而變化。因此，高端的信號完整性工具使你能夠用偽隨機二進制模式來激勵信道，然後為產生的眼圖收集相關數據。Altium公司的信號完整性工具很有用，但特性比HyperLynx少，這是因為在你購買4000美元的Altium設計平台時，它是免費贈送的。另一方面，HyperLynx的一個完備的獨立版本售價將近50,000美元。

雖然Mentor、Cadence、Zuken、Altium公司運用它們在板設計領域的經驗來開發信號完整性工具，但你還可從其它來源獲得好工具。有幾家公司在製造場求解器和信號完整性工具。Ansoft公司在市場份額上僅次於Mentor公司，利用它在數學計算和繪圖領域的專業知識來幫助工程師們解決信號完整性問題。Ansoft公司的旗艦產品是高頻結構模擬器(HFSS)，是一種通用場求解器，它還能為S參數和矩陣求解器完成Spice建模。Ansoft公司的DesignerSI軟體包含原理圖記錄與布局工具、二維場求解器，以及串列鏈路設計所需的統計與IBIS能力（圖6）。Ansoft公司還提供Siwave，以便從電路板和包幾何結構中提取模型。

圖6，Ansoft公司提供自己的特性完備的信號完整性工具，用於高速串列信道設計。

SiSoft公司是IBIS AMI標準的領頭羊，提供Quantum-SI場求解器，它可執行預布局和後布局信號完整性分析。SiSoft公司還為高速串列鏈路提供Quantum Channel設計環境。該公司的工具為發射晶元和接收晶元中的演算法和均衡建模，並執行合規自動測試，來向你表明你的信道是否將符合特定介面標准，比如PCIx或IEEE 802.3xx。該程序可通過介面與幾種電路板程序連接，其中包括Mentor公司的Expedition PCB以及來自Allegro、Altium、Zuken公司的程序。Comsol、Sonnet Software、CST、E-System Design等公司提供的許多場求解程序還為信號完整性執行計算任務。多數大型的場求解器公司都提供三維程序，它們可准確建立連接器和焊線的模型。但以三維方式對大型PCB建模，還會存在耗時問題。

由於信號完整性問題在高頻顯現，因此射頻設計工具公司已在加快幫助工程師們應對這個問題。例如，Agilent公司提供電磁設計系統(EMDS)和先進設計系統(ADS)場求解器。ADS帶有信號完整性插件，它們使你能夠以三維方式形象描繪各個場和電流。Agilent公司最近還增加了對IBIS AMI模型的支持。與此同時，AWR公司的Microwave Office號稱具有易用性和直觀界面。該公司還提供信號完整性工具，比如SI Design Suite，能幫助完成二維和三維分析。

AWR公司營銷副總裁Sherry Hess說：「許多公司都在要求它們的射頻工程師幫助處理信號完整性和EMI問題。這些工程師自然更喜歡使用他們習慣的射頻設計環境。」

包括The MathWorks公司在內的數學分析公司加入到板布局、場求解器和射頻工具廠商的行列，憑借Matlab等工具，它們也能幫助應對信號完整性問題。The MathWorks公司射頻與模擬產品營銷經理Giovanni Mancini表示：Matlab的工具箱包括一系列專用數學函數。ADS和Microwave Office等工具可生成集總元件模型的模擬，並且Matlab可使用這些模型來分析信道模型。你可用Matlab的統計能力來預測誤碼率。Matlab還可用來為接收晶元中的均衡功能開發濾波器演算法。

The MathWorks公司信號處理與通信營銷部經理Chris Aeden說：「工程師們把Matlab用於設計與特徵描述期間的不同階段。通信工具箱使工程師們能輸入和測試數據波形，來評測這些濾波器。」
晶元公司也能幫助設計師們處理信號完整性問題。Altera公司高級產品規劃工程師Oliver Tan說：「我們提供各種工具，其中一些使你能在完成布局之前開展分析，而另一些則用於你完成布局後。」其中一種工具就是並發開關雜訊(SSN)估算器，它在預布局期間工作，來為感應串擾生成的SSN建模。

SSN分析工具在後布局期間工作，來幫助你評測信號完整性並選擇FPGA的引出線。Altera公司技術營銷高級經理Phil Simpson說：「即便是低端產品也在使用1 Gbps至3 Gbps鏈路。當你到達更高的數據速率時，問題會發生明顯變化。」

Mentor Gra

④ 信號完整性分析中，在高速信號傳輸時，為什麼電源和地平面都可以做為參考平面 有知道的能解答下嗎

http://www.sig007.com/
你可以到這個網址上面去參考一下資料，講信號完整性講的非常的好，也很好懂。

⑤ 電路模擬和信號完整性分析是什麼

模擬一般指的是PCB模擬，採用一些模擬軟體建立模擬模型得出結果，不需要儀器，僅僅是模擬。
信號完整性分析（SI）和電源完整性模擬（PI）是很重要的兩個模擬，衡量pcb設計的好壞，相當於兩種理論。你也可以理解為電路模擬實際上的工作就是SI 和PI。
常用軟體一般是MENTOR的和allego的，你上他們網站查查就可以了。

⑥ 信號完整性分析課本學習問題總結： 1、導致信號上升沿退化的原因有哪些

1、介質損耗、導體損耗、阻抗突變、輻射損耗、串擾
2、振鈴是一種高頻雜訊，會以377ohms的阻抗向周圍環境輻射能量
3、主要分為感性耦合和容性耦合，詳細的你還是看書吧。書上說的很好啊
4、書上有定義 ，自己查書
5、狹義的SI僅包括反射和串擾。廣義的SI指的是高速電路中互連線引起的所有問題，除反射、串擾外，還包括PI和EMI。
6、這與問題4重復
7、只要阻抗不匹配就發生反射
8、共模雜訊抑制能力強、傳輸距離遠、增益大
9、除了書上介紹的四種端接方法還有一種肖特基二極體端接。當走線長度與上升邊的空間延伸相比可相比擬時，就需要端接。
10、信號路徑和返迴路徑間的互容和互感

⑦ PCB板技術的介紹

高速PCB設計中的串擾分析與控制物理分析與驗證對於確保復雜、高速PCB板級和系統級設計的成功起到越來越關鍵的作用。本文將介紹在信號完整性分析中抑制和改善信號串擾的方法，以及電氣規則驅動的高速PCB板布線技術實現信號串擾控制的設計策略
當前，日漸精細的半導體工藝使得晶體管尺寸越來越小，因而器件的信號跳變沿也就越來越快，從而導致高速數字電路系統設計領域信號完整性問題以及電磁兼容性方面的問題日趨嚴重。信號完整性問題主要包括傳輸線效應，如反射、時延、振鈴、信號的過沖與下沖以及信號之間的串擾等，其中信號串擾最為復雜，涉及因素多、計算復雜而難以控制。所以今天的電子產品設計迫切需要區別於傳統設計環境、設計流程和設計方法的全新思路、流程、方法和技術。
EDA技術已經研發出一整套高速PCB和電路板級系統的設計分析工具和方法學，這些技術涵蓋高速電路設計分析的方方面面：靜態時序分析、信號完整性分析、EMI/EMC設計、地彈反射分析、功率分析以及高速布線器。同時還包括信號完整性驗證和Sig'n-Off，設計空間探測、互聯規劃、電氣規則約束的互聯綜合，以及專家系統等技術方法的提出也為高效率更好地解決信號完整性問題提供了可能。信號完整性分析與設計是最重要的高速PCB板級和系統級分析與設計手段，在硬體電路設計中扮演著越來越重要的作用，這里將討論信號完整性問題中的信號串擾。

⑧ 在PROTEL 99裡面我製作好電路原理圖後請問怎麼做PCB制板

第五章 PCB設計一、板框導航 當我們設計了原理圖，生成了網表，下一步就要進行PCB設計。首先要畫一個邊框，我們可以藉助板框導航，來畫邊框。在「File」下選擇「New」中的「Wizards」,在選取「Printed Circuit Board Wizard」，點擊「OK」即可，按照顯示對話框的每一步提示，完成板框設計。
二、建立PCB文件要進行PCB設計，必須有原理圖，根據原理圖才能畫出PCB圖。按照上述板框導航生成一張「IBM XT bus format」形式的印製板邊框。選擇PCB設計窗口下的「Design」中的「Add/Remove Library」,在對話框上選擇「4 Port Serial Interface.ddb」,在「\Design Explorer 99SE\Examples」文件夾中選取，點取「Add」,然後「OK」關閉對話框。在左側的導航樹上，打開「4 Port Serial Interface.prj」原理圖文件，選擇「Design」下的「Update PCB」，點取「Apply」,「Update Design」對話框被打開，點取「Execute」選項。對話框「Confirm Component Associations」對話框將被打開，網路連接表列出，選擇應用「Apply」更新PCB文件，由於Protel99SE採用同步設計，因此，不用生成網表也可以直接到PCB設計。這時，一個新的帶有網路表的PCB文件將生成。三、層管理 利用Protel99 SE設計PCB板，信號層可達到32個，地電層16個，機械層16個。我們增加層只需運行\\Design\layer stack manager功能菜單,就可以看到被增加層的位置。
四、布局設計布線的關鍵是布局，多數設計者採用手動布局的形式。「Room」定義規則，可以將指定元件放到指定區域。Protel99 SE在布局方面新增加了一些技巧。新的互動式布局選項包含自動選擇和自動對齊。使用自動選擇方式可以很快地收集相似封裝的元件，然後旋轉、展開和整理成組，就可以移動倒板上所需位置上了。當簡易的布局完成後，使用自動對齊方式整齊地展開或縮緊一組封裝相似的元件。新增動態長度分析器。在元件移動過程中，不斷地對基於連接長度的布局質量進行評估，並用綠色（強）和紅色（弱）表示布局質量。提示：打開布局工具條，可展開和縮緊選定組件的X、Y方向，使選中的元件對齊。四、布線設置
在布線之前先要設置布線方式和布線規則。Protel99 SE有三種布線方式：忽略障礙布線（Ignore obstacle），避免障礙布線（Avoid obstacle），推擠布線（Push obstacle）。我們可以根據需要選用不同的布線方式，在「Tools」工具菜單下選擇「Preferences」優選項中選擇不同的布線方式。也可以使用「SHIFT+R」快捷鍵在三種方式之間切換。接著選擇布線規則，在「Design」下選擇「Rules」對話框，選擇不同網路布線的線寬，布線方式，布線的層數，安全間距，過孔大小等。有了布線規則，就可進行自動布線或手動布線了。如果採用自動布線，選擇「Auto Route」菜單，Protel 99SE支持多種布線方式，可以對全板自動布線，也可以對某個網路、某個元件布線，也可手動布線。手動布線可以直接點擊滑鼠右鍵下拉菜單「Place track」，按滑鼠左鍵一下確定布線的開始點，按「BackSpace」取消剛才畫的走線，雙擊滑鼠左鍵確定這條走線，按「ESC」退出布線狀態。用「Shift」加空格鍵可以切換布線形式，「45°」「90°」弧形布線等方式之間切換。Protel99 SE提供了很好的在線檢查工具「Online DRC」隨時檢查布線錯誤（在工具菜單的優選項下面）。如果修改一條導線，只需重畫一條線，確定後，原來的導線就會自動被刪除。五、電氣規則檢查當一塊線路板已經設計好，我們要檢查布線是否有錯誤，Protel99 SE提供了很好的檢查工具「DRC」 自動規則檢查。只要運行「Tools」下的「Design Rlue Check」，計算機會自動將檢查結果列出來。六、信號完整性分析當PCB設計變得更復雜，具有更高的時鍾速度、更高的器件開關速度以及高密度，在設計加工前進行信號的完整性分析變得更尤為重要。Protel99 SE包含一個高級的信號完整性模擬器，它能分析PCB設計和檢查設計參數的功能，測試過沖、下沖、阻抗和信號斜率要求。如果PCB板任何一個設計要求(設計規則指定的)有問題，可以從PCB運行一個反射或串擾分析，以確切地查看其情況。信號完整性模擬使用線路的特性阻抗、通過傳輸線計算、I/O緩沖器宏模型信息，做為模擬的輸入。它是基於快速的反射和串擾模擬器，採用經工業證實的演算法，產生非常精確的模擬。設置信號完整性設計規則打開「LCD Controller.ddb」設計資料庫，在「Design Explorer 99SE\Examples」目錄下，通過左側的導航樹，打開「LCD Controller.pcb」文件。設置信號完整性設計規則，測試的描述。必須包含層堆棧規則。在「Tools」下選擇「Preferences」對話框中的「Signal Integrity」選項，在這個對話框中，顯示了所有元件的標號所代表的元件名稱。例如「 R」代表「Resistors」,用「Add」增加，在「Component Type」對話框上，用「R」設置「Designator Prefix」，在「Component Type」中設置為「Resistor」,點擊「OK」加入。重復上述操作設置「C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC；J-Connector;L-inctor」,當我們設置完成時，點取「OK」退出優選項對話框。
從菜單中選擇「Design\Rules」，然後按下設計規則對話框中的信號完整性鈕。每個規則包含了該規則測試的描述。一旦配置了信號完整設計規則，從菜單中選擇「Tools」下的「Design Rule Check」，顯示設計規則檢查對話框。按對話框中央的信號完整性按鈕，進行信號完整性設計規則檢查。包含電源網路設計規則，指定每個電源網路和電壓。從「Rule Classes」中選「Overshoot Falling Edge」點擊「Add」,在談出對話框中選擇「Fiter Kind」設為「Whole Board」,並且改變右側「Maximum(Volts)」為「0.5」,點取「OK」,存入這條規則。重復剛才的步驟，設置「Undershoot-Falling Edge」，兩個強制信號完整性規則。運行設計規則檢查「DRC」，然後在「Report」中運行「Signal Integrity」，找到網路名為「FRAMA1」，選重這個網路，在「Edit」中選「Take Over」從菜單中加入網路，對它進行分析。在「Simulation」的「Reflection」菜單下可以觀看波形。我們選種哪一個器件，那個器件的曲線將被點亮。信號完整性分析菜單中還為我們提供消除干擾的方法。
如果設計不包含電源層分析將仍然執行，但是結果不能認為是准確的。信號完整性分析器不考慮多邊形敷銅。DRC測試是從所有可能輸出腳對每個網路最壞情況模擬，最壞結果就是DRC結果。執行串擾分析至少需要從網表上確定二個網。然後指定其中一個為侵略者，或受害人。侵略者被加入激勵脈沖，受害人為接收串擾。當已經指定侵略者或受害人網路時，按Crosstalk按鈕執行模擬，結果將顯示在Protel波形分析器上。可以從波形上直接執行許多測量，僅僅擊一下波形右邊列表上的節點，從分析菜單中選擇一個選項。如果你發現波形與設計規則檢查給定的結果不匹配(例如：DRC給1.2伏特的過沖，但是波形有小的振鈴)，大概因為用於反射分析的輸出節點不是DRC報告的最壞節點。除了執行反射和串擾分析，還可以執行一個信號完整性效果的網路篩選，例如過沖、延遲、阻抗等等。網路篩選產生類似電子表格的結果表，可以快速查出有問題的網路。執行網路篩選，要指定許多網路(如果需要可選全部)，按Net Screening按鈕。當篩選結果出現，使用工具條上按鈕控制所要顯示的內容(阻抗、電壓等等)，按下列名按結果類型顯示。七、可以在PCB中修改元件封裝。 操作步驟： ①增加焊盤，將焊盤設置為被選中狀態；②將需要增加的元件恢復原始圖素；③選\Tools\Covert\Add Selected Prmitives to Component；④提問要增加焊盤的元件，確認即可。八、建立新的PCB器件封裝
由於硬體廠家發展速度非常快，器件的不斷更新，我們經常需要從庫里增加器件封裝，或增加封裝庫。Protel99 SE提供了很好的導航器，幫助我們完成器件的添加。根據文件產生PCB封裝庫打開「LCD Controller.ddb」設計資料庫，選中「LCD Controller.pcb」並打開。在「Tools」下選擇「Make Libray」，建立一個新庫文件「LCD controller.lib」,所有PCB中的器件封裝被自動抽取出來，保存在庫文件中。在這個新庫文件中建立器件封裝，點擊左側導航樹上的「Browse PCBlib」,可以瀏覽這個庫里現有的元件，創建一個新的元件選擇「Tools」下的「New Component」，彈出一個器件封裝模板，按照提示，可以迅速生成一個我們需要的器件封裝。 九、 生成GERBER文件在我們將所有設計完成之後，需要把PCB文件拿到製版廠家去做印製版。如果廠家有Protel 98 或Protel 99 ，我們可以用Protel 99SE中「File\Save as選擇存儲文件格式為3.0，然後導出 PCB文件給廠家。如果廠家沒有這兩種版本文件，需生成「GERBER」給廠家。具體操作如下：首先我們打開一個設計好的PCB文件「Z80 Microprocessor.ddb」設計資料庫中的「Z80 Processor board.pcb」文件，選擇「File」主菜單下的「CAM Manager」，
按照輸出導航，可以方便的生成光繪文件和數控鑽孔文件。所有輸出文件被保存在「CAM Manager」文件夾下。光圈文件的後綴為「*.APT」,GERBER文件的後綴為「*.G*」,鑽孔文件的後綴為「*.DRR」和「*.TXT」。將所有文件導出到一個指定目錄下，壓縮後即可交給印製板廠生產。如果我們想看生成的GERBER文件是否正確，請用導入的方法可以打開每一層文件。十、列印預覽在Protel 99SE中我們可以觀看列印效果，通過\\File\Print/Preview控制列印參數，修改列印結果。可以在列印預覽中任意添加層或刪除層。十一、3D顯示
點擊\\VIEW\Board in 3D選項，可以看到設計板的三維圖形，並且可以任意旋轉、隱藏元件或字元等操作。 十一、強大的輸入輸出功能 用Import可以讀取Orcad(*.max)、P-CAD PDIF(*.PDF)、AutoCAD(*.DWG,*.DXF)文件。並且，新增與CCT公司的介面。

⑨ 為什麼利用眼圖能大致估算接收系統性能的好壞程度

眼圖的「眼睛」張開的大小反映著碼間串擾的強弱。「眼睛」張的越大，且眼圖越端正，表示碼間串擾越小；反之表示碼間串擾越大。

當存在雜訊時，雜訊將疊加在信號上，觀察到的眼圖的線跡會變得模糊不清。若同時存在碼間串擾，「眼睛」將張開得更小。與無碼間串擾時的眼圖相比，原來清晰端正的細線跡，變成了比較模糊的帶狀線，而且不很端正。雜訊越大，線跡越寬，越模糊；碼間串擾越大，眼圖越不端正。

眼圖對於展示數字信號傳輸系統的性能提供了很多有用的信息：可以從中看出碼間串擾的大小和雜訊的強弱，有助於直觀地了解碼間串擾和雜訊的影響，評價一個基帶系統的性能優劣；可以指示接收濾波器的調整，以減小碼間串擾。

(9)閻照文信號完整性分析方法擴展閱讀

理論分析得到如下幾條結論，在實際應用中要以此為參考，從眼圖中對系統性能作一論述：

1、最佳抽樣時刻應 在 「眼睛」 張開最大的時刻。

2、對定時誤差的靈敏度可由眼圖斜邊的斜率決定。斜率越大，對定時誤差就越靈敏。

3、在抽樣時刻上，眼圖上下兩分支陰影區的垂直高度，表示最大信號畸變。

4、眼圖中央的橫軸位置應對應判決門限電平。

5、在抽樣時刻，上下兩分支離門限最近的一根線跡至門限的距離表示各相應電平的雜訊容限，雜訊瞬時值超過它就可能發生錯誤判決。

6、對於利用信號過零點取平均來得到定時信息的接收系統，眼圖傾斜分支與橫軸相交的區域的大小表示零點位置的變動范圍，這個變動范圍的大小對提取定時信息有重要的影響。

⑩ 找了好多，可就是不知道怎麼打開「選取圖素」

計了原理圖，生成了網表，下一步就要進行PCB設計。首先要畫一個邊框，我們可以藉助板框導航，來畫邊框。在「File」下選擇「New」中的「Wizards」,在選取「Printed Circuit Board Wizard」，點擊「OK」即可，按照顯示對話框的每一步提示，完成板框設計。
二、建立PCB文件
要進行PCB設計，必須有原理圖，根據原理圖才能畫出PCB圖。按照上述板框導航生成一張「IBM XT bus format」形式的印製板邊框。選擇PCB設計窗口下的「Design」中的「Add/Remove Library」,在對話框上選擇「4 Port Serial Interface.ddb」,在「\Design Explorer 99SE\Examples」文件夾中選取，點取「Add」,然後「OK」關閉對話框。在左側的導航樹上，打開「4 Port Serial Interface.prj」原理圖文件，選擇「Design」下的「Update PCB」，點取「Apply」,「Update Design」對話框被打開，點取「Execute」選項。對話框「Confirm Component Associations」對話框將被打開，網路連接表列出，選擇應用「Apply」更新PCB文件，由於Protel99SE採用同步設計，因此，不用生成網表也可以直接到PCB設計。這時，一個新的帶有網路表的PCB文件將生成。
三、層管理
利用Protel99 SE設計PCB板，信號層可達到32個，地電層16個，機械層16個。我們增加層只需運行\\Design\layer stack manager功能菜單,就可以看到被增加層的位置。
四、布局設計
布線的關鍵是布局，多數設計者採用手動布局的形式。「Room」定義規則，可以將指定元件放到指定區域。Protel99 SE在布局方面新增加了一些技巧。新的互動式布局選項包含自動選擇和自動對齊。使用自動選擇方式可以很快地收集相似封裝的元件，然後旋轉、展開和整理成組，就可以移動倒板上所需位置上了。當簡易的布局完成後，使用自動對齊方式整齊地展開或縮緊一組封裝相似的元件。
新增動態長度分析器。在元件移動過程中，不斷地對基於連接長度的布局質量進行評估，並用綠色（強）和紅色（弱）表示布局質量。
提示：打開布局工具條，可展開和縮緊選定組件的X、Y方向，使選中的元件對齊。
四、布線設置
在布線之前先要設置布線方式和布線規則。Protel99 SE有三種布線方式：忽略障礙布線（Ignore obstacle），避免障礙布線（Avoid obstacle），推擠布線（Push obstacle）。我們可以根據需要選用不同的布線方式，在「Tools」工具菜單下選擇「Preferences」優選項中選擇不同的布線方式。也可以使用「SHIFT+R」快捷鍵在三種方式之間切換。
接著選擇布線規則，在「Design」下選擇「Rules」對話框，選擇不同網路布線的線寬，布線方式，布線的層數，安全間距，過孔大小等。
有了布線規則，就可進行自動布線或手動布線了。如果採用自動布線，選擇「Auto Route」菜單，Protel 99SE支持多種布線方式，可以對全板自動布線，也可以對某個網路、某個元件布線，也可手動布線。手動布線可以直接點擊滑鼠右鍵下拉菜單「Place track」，按滑鼠左鍵一下確定布線的開始點，按「BackSpace」取消剛才畫的走線，雙擊滑鼠左鍵確定這條走線，按「ESC」退出布線狀態。用「Shift」加空格鍵可以切換布線形式，「45°」「90°」弧形布線等方式之間切換。Protel99 SE提供了很好的在線檢查工具「Online DRC」隨時檢查布線錯誤（在工具菜單的優選項下面）。如果修改一條導線，只需重畫一條線，確定後，原來的導線就會自動被刪除。
五、電氣規則檢查
當一塊線路板已經設計好，我們要檢查布線是否有錯誤，Protel99 SE提供了很好的檢查工具「DRC」 自動規則檢查。只要運行「Tools」下的「Design Rlue Check」，計算機會自動將檢查結果列出來。
六、信號完整性分析
當PCB設計變得更復雜，具有更高的時鍾速度、更高的器件開關速度以及高密度，在設計加工前進行信號的完整性分析變得更尤為重要。
Protel99 SE包含一個高級的信號完整性模擬器，它能分析PCB設計和檢查設計參數的功能，測試過沖、下沖、阻抗和信號斜率要求。如果PCB板任何一個設計要求(設計規則指定的)有問題，可以從PCB運行一個反射或串擾分析，以確切地查看其情況。
信號完整性模擬使用線路的特性阻抗、通過傳輸線計算、I/O緩沖器宏模型信息，做為模擬的輸入。它是基於快速的反射和串擾模擬器，採用經工業證實的演算法，產生非常精確的模擬。
設置信號完整性設計規則
打開「LCD Controller.ddb」設計資料庫，在「Design Explorer 99SE\Examples」目錄下，通過左側的導航樹，打開「LCD Controller.pcb」文件。設置信號完整性設計規則，測試的描述。必須包含層堆棧規則。在「Tools」下選擇「Preferences」對話框中的「Signal Integrity」選項，在這個對話框中，顯示了所有元件的標號所代表的元件名稱。例如「 R」代表「Resistors」,用「Add」增加，在「Component Type」對話框上，用「R」設置「Designator Prefix」，在「Component Type」中設置為「Resistor」,點擊「OK」加入。重復上述操作設置「C-Capacitor; CU-Capacitor; Q-BJT;D-Diode; RP-Connector;U-IC；J-Connector;L-inctor」,當我們設置完成時，點取「OK」退出優選項對話框。
從菜單中選擇「Design\Rules」，然後按下設計規則對話框中的信號完整性鈕。每個規則包含了該規則測試的描述。
一旦配置了信號完整設計規則，從菜單中選擇「Tools」下的「Design Rule Check」，顯示設計規則檢查對話框。按對話框中央的信號完整性按鈕，進行信號完整性設計規則檢查。
包含電源網路設計規則，指定每個電源網路和電壓。從「Rule Classes」中選「Overshoot Falling Edge」點擊「Add」,在談出對話框中選擇「Fiter Kind」設為「Whole Board」,並且改變右側「Maximum(Volts)」為「0.5」,點取「OK」,存入這條規則。重復剛才的步驟，設置「Undershoot-Falling Edge」，兩個強制信號完整性規則。
運行設計規則檢查「DRC」，然後在「Report」中運行「Signal Integrity」，找到網路名為「FRAMA1」，選重這個網路，在「Edit」中選「Take Over」從菜單中加入網路，對它進行分析。在「Simulation」的「Reflection」菜單下可以觀看波形。我們選種哪一個器件，那個器件的曲線將被點亮。信號完整性分析菜單中還為我們提供消除干擾的方法。
如果設計不包含電源層分析將仍然執行，但是結果不能認為是准確的。
信號完整性分析器不考慮多邊形敷銅。DRC測試是從所有可能輸出腳對每個網路最壞情況模擬，最壞結果就是DRC結果。
執行串擾分析至少需要從網表上確定二個網。然後指定其中一個為侵略者，或受害人。侵略者被加入激勵脈沖，受害人為接收串擾。當已經指定侵略者或受害人網路時，按Crosstalk按鈕執行模擬，結果將顯示在Protel波形分析器上。
可以從波形上直接執行許多測量，僅僅擊一下波形右邊列表上的節點，從分析菜單中選擇一個選項。
如果你發現波形與設計規則檢查給定的結果不匹配(例如：DRC給1.2伏特的過沖，但是波形有小的振鈴)，大概因為用於反射分析的輸出節點不是DRC報告的最壞節點。
除了執行反射和串擾分析，還可以執行一個信號完整性效果的網路篩選，例如過沖、延遲、阻抗等等。網路篩選產生類似電子表格的結果表，可以快速查出有問題的網路。
執行網路篩選，要指定許多網路(如果需要可選全部)，按Net Screening按鈕。當篩選結果出現，使用工具條上按鈕控制所要顯示的內容(阻抗、電壓等等)，按下列名按結果類型顯示。
七、可以在PCB中修改元件封裝。
操作步驟：
①增加焊盤，將焊盤設置為被選中狀態；
②將需要增加的元件恢復原始圖素；
③選\Tools\Covert\Add Selected Prmitives to Component；
④提問要增加焊盤的元件，確認即可。
八、建立新的PCB器件封裝
由於硬體廠家發展速度非常快，器件的不斷更新，我們經常需要從庫里增加器件封裝，或增加封裝庫。Protel99 SE提供了很好的導航器，幫助我們完成器件的添加。
根據文件產生PCB封裝庫
打開「LCD Controller.ddb」設計資料庫，選中「LCD Controller.pcb」並打開。在「Tools」下選擇「Make Libray」，建立一個新庫文件「LCD controller.lib」,所有PCB中的器件封裝被自動抽取出來，保存在庫文件中。在這個新庫文件中建立器件封裝，點擊左側導航樹上的「Browse PCBlib」,可以瀏覽這個庫里現有的元件，創建一個新的元件選擇「Tools」下的「New Component」，彈出一個器件封裝模板，按照提示，可以迅速生成一個我們需要的器件封裝。
九、 生成GERBER文件
在我們將所有設計完成之後，需要把PCB文件拿到製版廠家去做印製版。如果廠家有Protel 98 或Protel 99 ，我們可以用Protel 99SE中「File\Save as選擇存儲文件格式為3.0，然後導出 PCB文件給廠家。如果廠家沒有這兩種版本文件，需生成「GERBER」給廠家。具體操作如下：
首先我們打開一個設計好的PCB文件「Z80 Microprocessor.ddb」設計資料庫中的「Z80 Processor board.pcb」文件，選擇「File」主菜單下的「CAM Manager」，
按照輸出導航，可以方便的生成光繪文件和數控鑽孔文件。
所有輸出文件被保存在「CAM Manager」文件夾下。
光圈文件的後綴為「*.APT」,GERBER文件的後綴為「*.G*」,鑽孔文件的後綴為「*.DRR」和「*.TXT」。將所有文件導出到一個指定目錄下，壓縮後即可交給印製板廠生產。
如果我們想看生成的GERBER文件是否正確，請用導入的方法可以打開每一層文件。
十、列印預覽
在Protel 99SE中我們可以觀看列印效果，通過\\File\Print/Preview控制列印參數，修改列印結果。可以在列印預覽中任意添加層或刪除層。
十一、3D顯示
點擊\\VIEW\Board in 3D選項，可以看到設計板的三維圖形，並且可以任意旋轉、隱藏元件或字元等操作。
十一、強大的輸入輸出功能
用Import可以讀取Orcad(*.max)、P-CAD PDIF(*.PDF)、AutoCAD(*.DWG,*.DXF)文件。並且，新增與CCT公司的介面。