① 測定多肽鏈C末端的氨基酸試劑 我知道測定N端的是丹磺醯氯,但是C端呢
1、氫硼化鋰還原c端為氨基醇,肽鏈水解後層析分析
2、羧肽酶作用c端
3、肼解法：（肼試劑）肼解後,一條肽鏈只有一個c端氨基酸游離下來.將游離下來的c端氨基酸與DNFB（二硝基氟苯）反應生成DNP—氨基酸（用以層析分析）,剩餘肼化肽鏈部分與苯甲醛反應生成不溶於水的二亞苄衍生物.
② c端競品分析難嗎
難。
由於C端的產品存在天然的行業壁壘，且大多是付費的，這種跨行業或不同方向的產品參考價值很少，所以要深入研究競品，還是相當困難的。
競品分析是通過分析競爭對手的產品，以此快速掌握市場動態與用戶需求的方法。競品分析流程步驟主要分為：競品基礎數據管理、競品流程管理、競品分析、競品展示，重點在競品數據結構的搭建和競品分析管理。
③ 請教：氨基酸序列的測定方法
有兩種方法，一是直接測序列法，常用Edman降解法，在弱鹼性條件下多肽連N端氨基酸（阿爾發）與PITC反應，標記為苯氨基硫代甲醯蛋白質。肽鏈中的第一個肽鍵變弱，在無水酸的存在下發發生降解，第一個氨基酸（AA1）經過分子重排成為PTH-AA1結合層析技術即可確定氨基酸的性質。C端氨基酸殘基分析，可用；羧基肽酶，肼解法；二是串聯質譜測定多肽鏈氨基酸測序。
氨基酸（amino acid）：含有氨基和羧基的一類有機化合物的通稱。生物功能大分子蛋白質的基本組成單位，是構成動物營養所需蛋白質的基本物質。是含有鹼性氨基和酸性羧基的有機化合物。氨基連在α-碳上的為α-氨基酸。組成蛋白質的氨基酸均為α-氨基酸。
④ 蛋白質N端和C端的測定方法是什麼基本原理是什麼
蛋白質N端和C端的測定方法是什麼？基本原理是什麼
二硝基氟苯法(FDNB法) 2、二甲基氨基萘磺醯氯法(DNS-Cl法) 3、異硫氰酸笨酯法(Edman法) C-末端分析1、肼解法 2、還原法
⑤ 蛋白質N端和C端的測定方法是什麼基本原理是什麼
n端測序的原理
蛋白質和多肽n-端測序技術是以edman化學降解法為基礎的，edman化學降解，其基本原理是包括通過異硫氰酸苯脂與蛋白質和多肽的n-端殘基的偶聯，苯氨基硫甲醯酞（ptc-肽）環化裂解，和噻唑呤酮苯氨（atz）轉化為苯異硫尿氨基酸（pth-氨基酸）三個主要的化學步驟，每個循環從蛋白質與多肽裂解一個氨基酸殘基，同時暴露出新的游離的氨基酸進行下一個edman降解，最後通過轉移的pth-氨基酸鑒定實現蛋白質序列的測定。
蛋白質c端測序3種方法：化學法、羧肽酶法、及串聯質譜法
其中後兩者最近普遍應用的辦法。
羧肽酶水解法：羧肽酶可以專一性地水解羧基末端氨基酸。根據酶解的專一性不同，可區分為羧肽酶a、b和c。應用羧肽酶測定末端時，需要事先進行酶的動力學實驗，以便選擇合適的酶濃度及反應時...n端測序的原理
蛋白質和多肽n-端測序技術是以edman化學降解法為基礎的，edman化學降解，其基本原理是包括通過異硫氰酸苯脂與蛋白質和多肽的n-端殘基的偶聯，苯氨基硫甲醯酞（ptc-肽）環化裂解，和噻唑呤酮苯氨（atz）轉化為苯異硫尿氨基酸（pth-氨基酸）三個主要的化學步驟，每個循環從蛋白質與多肽裂解一個氨基酸殘基，同時暴露出新的游離的氨基酸進行下一個edman降解，最後通過轉移的pth-氨基酸鑒定實現蛋白質序列的測定。
蛋白質c端測序3種方法：化學法、羧肽酶法、及串聯質譜法
其中後兩者最近普遍應用的辦法。
羧肽酶水解法：羧肽酶可以專一性地水解羧基末端氨基酸。根據酶解的專一性不同，可區分為羧肽酶a、b和c。應用羧肽酶測定末端時，需要事先進行酶的動力學實驗，以便選擇合適的酶濃度及反應時間，使釋放出的氨基酸主要是c末端氨基酸。
串聯質譜法
串聯質譜法原理：即在質譜中獲得蛋白質肽段的碎片。肽段在質譜中的碎裂有一定規律，通常最容易斷裂的是肽鍵位置，得到分別命名為b離子和y離子，得到這些離子的m/z的圖譜，分析圖譜得到的蛋白質的c端序列。
⑥ 蛋白質的N端、C端的常用測定方法
N端，1.氨肽酶法，2.用二硝基氟苯(DNFB)，3.用丹黃醯氯(PITC)
C端，1.肼解法，2.還原法（用氫化鋰鋁，硼氫化鉀）3.羧肽酶法（1.羧肽酶A：除Arg,Lys,Pro外都可以，2.羧肽酶B,僅Arg,Lys可以）
⑦ 常用於蛋白質多肽鏈N端.C端測定的方法有幾種基本原理是什麼
(1)N-末端測定 A.二硝基氟苯法(FDNB，DNFB)：1945年Sanger提出此方法，是他的重要貢獻之一。DNP-氨基酸用有機溶劑抽提後，通過層析位置可鑒定它是何種氨基酸。Sanger用此方法測定了胰島素的N末端分別為甘氨酸及苯丙氨酸。B.氰酸鹽法：1963年Stank及Smyth介紹了一種測定N末端的新方法，步驟如下：由於乙內醯脲氨基酸不帶電荷，因此可用離子交換層析法將它與游離氨基酸分開，分離所得的乙內醯脲氨基酸再被鹽酸水解，重新生成游離的氨基酸，鑒別此氨基酸即可了解N-末端是何種氨基酸。C.二甲基氨基萘磺醯氯法：1956年Hartley等報告了一種測定N-末端的靈敏方法，採用1-二甲基氨基萘-5-磺醯氯，簡稱丹磺醯氯。它與游離氨基末端作用，方法類似於Sanger的DNFB法，產物是磺醯胺衍生物。丹磺醯鏈酸具有強烈的黃色熒光。此法優點為靈敏性較高(比FDNB法提高100倍，樣品量小於1毫微克分子)及丹磺醯氨基酸穩定性較高(對酸水解穩定性較DNP氨基酸高)，可用紙電泳或聚醯胺薄膜層析鑒定。(2)C-末端分析A.肼解法：這是測定C-末端最常用的方法。將多肽溶於無水肼中，100℃下進行反應，結果羧基末端氨基酸以游離氨基酸狀釋放，而其餘肽鏈部分與肼生成氨基酸肼。這樣羧基末端氨基酸可以採用抽提或離子交換層析的方法將其分出而進行分析。如果羧基末端氨基酸側鏈是帶有醯胺如天冬醯胺和谷氨醯胺，則肼解時不能產生游離的羧基末端氨基酸。此外肼解時注意避免任何少量的水解，以免釋出的氨基酸混淆末端分析。B.羧肽酶水解法：羧肽酶可以專一性地水解羧基末端氨基酸。根據酶解的專一性不同，可區分為羧肽酶A、B和C。應用羧肽酶測定末端時，需要事先進行酶的動力學實驗，以便選擇合適的酶濃度及反應時間，使釋放出的氨基酸主要是C末端氨基酸。
⑧ 時序邏輯電路問題 某主從型JK觸發器，當J=K=「1」時，C端的頻率為200HZ，則Q端的頻率為1
3)按計數增減分:加法計數器,減法計數器,加/減法計數器. 7.3.1 非同步計數器 一,非同步二進制計數器 1,非同步二進制加法計數器 分析圖7.3.1 由JK觸發器組成的4位非同步二進制加法計數器. 分析方法:由邏輯圖到波形圖(所有JK觸發器均構成為T/ 觸發器的形式,且後一級觸發器的時鍾脈沖是前一級觸發器的輸出Q),再由波形圖到狀態表,進而分析出其邏輯功能. 2,非同步二進制減法計數器 減法運算規則:0000-1時,可視為(1)0000-1=1111;1111-1=1110,其餘類推. 注:74LS163的引腳排列和74LS161相同,不同之處是74LS163採用同步清零方式. (2)CT74LS161的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照4位自然二進制碼進行同步二進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 4,反饋置數法獲得N進制計數器 方法如下: ·寫出狀態SN-1的二進制代碼. ·求歸零邏輯,即求置數控制端的邏輯表達式. ·畫連線圖. (集成計數器中,清零,置數均採用同步方式的有74LS163;均採用非同步方式的有74LS193,74LS197,74LS192;清零採用非同步方式,置數採用同步方式的有74LS161,74LS160;有的只具有非同步清零功能,如CC4520,74LS190,74LS191;74LS90則具有非同步清零和非同步置9功能.等等) 試用CT74LS161構成模小於16的N進制計數器 5,同步二進制加/減計數器 二,同步十進制加法計數器 8421BCD碼同步十進制加法計數器電路分析 三,集成同計數器 1,集成十進制同步加法計數器CT74LS160 (1)CT74LS160的引腳排列和邏輯功能示意圖 圖7.3.3 CT74LS160的引腳排列圖和邏輯功能示意圖 (2)CT74LS160的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照BCD碼進行同步十進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 2.集成十進制同步加/減計數器CT74LS190 其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示. 集成計數器小結: 集成十進制同步加法計數器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163相同,不同的是,74160和74162是十進制同步加法計數器,而74161和74163是4位二進制(16進制)同步加法計數器.此外,74160和74162的區別是,74160採用的是非同步清零方式,而74162採用的是同步清零方式. 74190是單時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74193相同. 7.3.3 利用計數器的級聯獲得大容量N進制計數器 計數器的級聯是將多個計數器串接起來,以獲得計數容量更大的N進制計數器. 1,非同步計數器一般沒有專門的進位信號輸出端,通常可以用本級的高位輸出信號驅動下一級計數器計數,即採用串列進位方式來擴展容量. 舉例:74LS290 (1)100進制計數器 (2)64進制計數器 2,同步計數器有進位或借位輸出端,可以選擇合適的進位或借位輸出信號來驅動下一級計數器計數.同步計數器級聯的方式有兩種,一種級間採用串列進位方式,即非同步方式,這種方式是將低位計數器的進位輸出直接作為高位計數器的時鍾脈沖,非同步方式的速度較慢.另一種級間採用並行進位方式,即同步方式,這種方式一般是把各計數器的CP端連在一起接統一的時鍾脈沖,而低位計數器的進位輸出送高位計數器的計數控制端. 舉例:74161 (1)60進制 (2)12位二進制計數器(慢速計數方式) 12位二進制計數器(快速計數方式) 7.4 寄存器和移位寄存器 寄存器是由具有存儲功能的觸發器組合起來構成的.一個觸發器可以存儲1位二進制代碼,存放n位二進制代碼的寄存器,需用n個觸發器來構成. 按照功能的不同,可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能並行送入數據,需要時也只能並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據既可以並行輸入,並行輸出,也可以串列輸入,串列輸出,還可以並行輸入,串列輸出,串列輸入,並行輸出,十分靈活,用途也很廣. 7.4.1 基本寄存器 概念:在數字電路中,用來存放二進制數據或代碼的電路稱為寄存器. 1,單拍工作方式基本寄存器 無論寄存器中原來的內容是什麼,只要送數控制時鍾脈沖CP上升沿到來,加在並行數據輸入端的數據D0～D3,就立即被送入進寄存器中,即有: 2.雙拍工作方式基本寄存器 (1)清零.CR=0,非同步清零.即有: (2)送數.CR=1時,CP上升沿送數.即有: (3)保持.在CR=1,CP上升沿以外時間,寄存器內容將保持不變. 7.4.2 移位寄存器 1.單向移位寄存器 四位右移寄存器: 時鍾方程: 驅動方程: 狀態方程: 右移位寄存器的狀態表: 輸入 現態 次態 說明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 連續輸入4個1 單向移位寄存器具有以下主要特點: 單向移位寄存器中的數碼,在CP脈沖操作下,可以依次右移或左移. n位單向移位寄存器可以寄存n位二進制代碼.n個CP脈沖即可完成串列輸入工作,此後可從Q0～Qn-1端獲得並行的n位二進制數碼,再用n個CP脈沖又可實現串列輸出操作. 若串列輸入端狀態為0,則n個CP脈沖後,寄存器便被清零. 2.雙向移位寄存器 M=0時右移 M=1時左移 3.集成雙向移位寄存器74LS194 CT74LS194的引腳排列圖和邏輯功能示意圖: CT74LS194的功能表: 工作狀態 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 非同步清零 保 持 右 移 左 移 並行輸入 7.4.3 移位寄存器的應用 一,環形計數器 1,環形計數器是將單向移位寄存器的串列輸入端和串列輸出端相連, 構成一個閉合的環. 結構特點:,即將FFn-1的輸出Qn-1接到FF0的輸入端D0. 工作原理:根據起始狀態設置的不同,在輸入計數脈沖CP的作用下,環形計數器的有效狀態可以循環移位一個1,也可以循環移位一個0.即當連續輸入CP脈沖時,環形計數器中各個觸發器的Q端或端,將輪流地出現矩形脈沖. 實現環形計數器時,必須設置適當的初態,且輸出Q3Q2Q1Q0端初始狀態不能完全一致(即不能全為"1"或"0"),這樣電路才能實現計數, 環形計數器的進制數N與移位寄存器內的觸發器個數n相等,即N=n 2,能自啟動的4位環形計數器 狀態圖: 由74LS194構成的能自啟動的4位環形計數器 時序圖 二,扭環形計數器 1,扭環形計數器是將單向移位寄存器的串列輸入端和串列反相輸出端相連,構成一個閉合的環. 實現扭環形計數器時,不必設置初態.扭環形計數器的進制數 N與移位寄存器內的觸發器個數n滿足N=2n的關系 結構特點為:,即將FFn-1的輸出接到FF0的輸入端D0. 狀態圖: 2,能自啟動的4位扭環形計數器 7.4.4 順序脈沖發生器 在數字電路中,能按一定時間,一定順序輪流輸出脈沖波形的電路稱為順序脈沖發生器. 順序脈沖發生器也稱脈沖分配器或節拍脈沖發生器,一般由計數器(包括移位寄存器型計數器)和解碼器組成.作為時間基準的計數脈沖由計數器的輸入端送入,解碼器即將計數器狀態譯成輸出端上的順序脈沖,使輸出端上的狀態按一定時間,一定順序輪流為1,或者輪流為0.前面介紹過的環形計數器的輸出就是順序脈沖,故可不加解碼電路即可直接作為順序脈沖發生器. 一,計數器型順序脈沖發生器 計數器型順序脈沖發生器一般用按自然態序計數的二進制計數器和解碼器構成. 舉例:用集成計數器74LS163和集成3線-8線解碼器74LS138構成的8輸出順序脈沖發生器. 二,移位型順序脈沖發生器 ◎移位型順序脈沖發生器由移位寄存器型計數器加解碼電路構成.其中環形計數器的輸出就是順序脈沖,故可不加解碼電路就可直接作為順序脈沖發生器. ◎時序圖: ◎由CT74LS194構成的順序脈沖發生器 見教材P233的圖7.4.6和圖7.4.7 7.5 同步時序電路的設計(略) 7.6 數字系統一般故障的檢查和排除(略) 本章小結 計數器是一種應用十分廣泛的時序電路,除用於計數,分頻外,還廣泛用於數字測量,運算和控制,從小型數字儀表,到大型數字電子計算機,幾乎無所不在,是任何現代數字系統中不可缺少的組成部分. 計數器可利用觸發器和門電路構成.但在實際工作中,主要是利用集成計數器來構成.在用集成計數器構成N進制計數器時,需要利用清零端或置數控制端,讓電路跳過某些狀態來獲得N進制計數器. 寄存器是用來存放二進制數據或代碼的電路,是一種基本時序電路.任何現代數字系統都必須把需要處理的數據和代碼先寄存起來,以便隨時取用. 寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器的數據只能並行輸入,並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據可以並行輸入,並行輸出,串列輸入,串列輸出,並行輸入,串列輸出,串列輸入,並行輸出. 寄存器的應用很廣,特別是移位寄存器,不僅可將串列數碼轉換成並行數碼,或將並行數碼轉換成串列數碼,還可以很方便地構成移位寄存器型計數器和順序脈沖發生器等電路. 在數控裝置和數字計算機中,往往需要機器按照人們事先規定的順序進行運算或操作,這就要求機器的控制部分不僅能正確地發出各種控制信號,而且要求這些控制信號在時間上有一定的先後順序.通常採取的方法是,用一個順序脈沖發生器來產生時間上有先後順序的脈沖,以控制系統各部分協調地工作. 順序脈沖發生器分計數型和移位型兩類.計數型順序脈沖發生器狀態利用率高,但由於每次CP信號到來時,可能有兩個或兩個以上的觸發器翻轉,因此會產生競爭冒險,需要採取措施消除.移位型順序脈沖發生器沒有競爭冒險問題,但狀態利用率低. 由JK觸發器組成的4位非同步二進制減法計數器的工作情況分析略. 二,非同步十進制加法計數器 由JK觸發器組成的非同步十進制加法計數器的由來:在4位非同步二進制加法計數器的基礎上經過適當修改獲得. 有效狀態:0000——1001十個狀態;無效狀態:1010～1111六個狀態. 三,集成非同步計數器CT74LS290 為了達到多功能的目的,中規模非同步計數器往往採用組合式的結構,即由兩個獨立的計數來構成整個的計數器晶元.如: 74LS90(290):由模2和模5的計數器組成; 74LS92 :由模2和模6的計數器組成; 74LS93 :由模2和模8的計數器組成. 1.CT74LS290的情況如下. (1)電路結構框圖和邏輯功能示意圖 (2)邏輯功能 如下表7.3.1所示. 注:5421碼十進制計數時,從高位到低位的輸出為. 2,利用反饋歸零法獲得N(任意正整數)進制計數器 方法如下: (1)寫出狀態SN的二進制代碼. (2)求歸零邏輯(寫出反饋歸零函數),即求非同步清零端(或置數控制端)信號的邏輯表達式. (3)畫連線圖. 舉例:試用CT74LS290構成模小於十的N進制計數器. CT74LS290則具有非同步清零和非同步置9功能.講解教材P215的[例7.3.1]. 注:CT74LS90的功能與CT74LS290基本相同. 7.3.2 同步計數器 一,同步二進制計數器 1.同步二進制加法計數器 2,同步二進制減法計數器 3,集成同步二進制計數器CT74LS161 (1)CT74LS161的引腳排列和邏輯功能示意圖 注:74LS163的引腳排列和74LS161相同,不同之處是74LS163採用同步清零方式. (2)CT74LS161的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照4位自然二進制碼進行同步二進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 4,反饋置數法獲得N進制計數器 方法如下: ·寫出狀態SN-1的二進制代碼. ·求歸零邏輯,即求置數控制端的邏輯表達式. ·畫連線圖. (集成計數器中,清零,置數均採用同步方式的有74LS163;均採用非同步方式的有74LS193,74LS197,74LS192;清零採用非同步方式,置數採用同步方式的有74LS161,74LS160;有的只具有非同步清零功能,如CC4520,74LS190,74LS191;74LS90則具有非同步清零和非同步置9功能.等等) 試用CT74LS161構成模小於16的N進制計數器 5,同步二進制加/減計數器 二,同步十進制加法計數器 8421BCD碼同步十進制加法計數器電路分析 三,集成同計數器 1,集成十進制同步加法計數器CT74LS160 (1)CT74LS160的引腳排列和邏輯功能示意圖 圖7.3.3 CT74LS160的引腳排列圖和邏輯功能示意圖 (2)CT74LS160的邏輯功能 ①=0時非同步清零.C0=0 ②=1,=0時同步並行置數. ③==1且CPT=CPP=1時,按照BCD碼進行同步十進制計數. ④==1且CPT·CPP=0時,計數器狀態保持不變. 2.集成十進制同步加/減計數器CT74LS190 其邏輯功能示意圖如教材圖7.3.15所示.功能如教材表7.3.10所示. 集成計數器小結: 集成十進制同步加法計數器74160,74162的引腳排列圖,邏輯功能示意圖與74161,74163相同,不同的是,74160和74162是十進制同步加法計數器,而74161和74163是4位二進制(16進制)同步加法計數器.此外,74160和74162的區別是,74160採用的是非同步清零方式,而74162採用的是同步清零方式. 74190是單時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74191相同.74192是雙時鍾集成十進制同步可逆計數器,其引腳排列圖和邏輯功能示意圖與74193相同. 7.3.3 利用計數器的級聯獲得大容量N進制計數器 計數器的級聯是將多個計數器串接起來,以獲得計數容量更大的N進制計數器. 1,非同步計數器一般沒有專門的進位信號輸出端,通常可以用本級的高位輸出信號驅動下一級計數器計數,即採用串列進位方式來擴展容量. 舉例:74LS290 (1)100進制計數器 (2)64進制計數器 2,同步計數器有進位或借位輸出端,可以選擇合適的進位或借位輸出信號來驅動下一級計數器計數.同步計數器級聯的方式有兩種,一種級間採用串列進位方式,即非同步方式,這種方式是將低位計數器的進位輸出直接作為高位計數器的時鍾脈沖,非同步方式的速度較慢.另一種級間採用並行進位方式,即同步方式,這種方式一般是把各計數器的CP端連在一起接統一的時鍾脈沖,而低位計數器的進位輸出送高位計數器的計數控制端. 舉例:74161 (1)60進制 (2)12位二進制計數器(慢速計數方式) 12位二進制計數器(快速計數方式) 7.4 寄存器和移位寄存器 寄存器是由具有存儲功能的觸發器組合起來構成的.一個觸發器可以存儲1位二進制代碼,存放n位二進制代碼的寄存器,需用n個觸發器來構成. 按照功能的不同,可將寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器只能並行送入數據,需要時也只能並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據既可以並行輸入,並行輸出,也可以串列輸入,串列輸出,還可以並行輸入,串列輸出,串列輸入,並行輸出,十分靈活,用途也很廣. 7.4.1 基本寄存器 概念:在數字電路中,用來存放二進制數據或代碼的電路稱為寄存器. 1,單拍工作方式基本寄存器 無論寄存器中原來的內容是什麼,只要送數控制時鍾脈沖CP上升沿到來,加在並行數據輸入端的數據D0～D3,就立即被送入進寄存器中,即有: 2.雙拍工作方式基本寄存器 (1)清零.CR=0,非同步清零.即有: (2)送數.CR=1時,CP上升沿送數.即有: (3)保持.在CR=1,CP上升沿以外時間,寄存器內容將保持不變. 7.4.2 移位寄存器 1.單向移位寄存器 四位右移寄存器: 時鍾方程: 驅動方程: 狀態方程: 右移位寄存器的狀態表: 輸入 現態 次態 說明 Di CP 1 ↑ 1 ↑ 1 ↑ 1 ↑ 0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 0 1 0 0 0 1 1 0 0 1 1 1 0 1 1 1 1 連續輸入4個1 單向移位寄存器具有以下主要特點: 單向移位寄存器中的數碼,在CP脈沖操作下,可以依次右移或左移. n位單向移位寄存器可以寄存n位二進制代碼.n個CP脈沖即可完成串列輸入工作,此後可從Q0～Qn-1端獲得並行的n位二進制數碼,再用n個CP脈沖又可實現串列輸出操作. 若串列輸入端狀態為0,則n個CP脈沖後,寄存器便被清零. 2.雙向移位寄存器 M=0時右移 M=1時左移 3.集成雙向移位寄存器74LS194 CT74LS194的引腳排列圖和邏輯功能示意圖: CT74LS194的功能表: 工作狀態 0 × × × 1 0 0 × 1 0 1 ↑ 1 1 0 ↑ 1 1 1 × 非同步清零 保 持 右 移 左 移 並行輸入 7.4.3 移位寄存器的應用 一,環形計數器 1,環形計數器是將單向移位寄存器的串列輸入端和串列輸出端相連, 構成一個閉合的環. 結構特點:,即將FFn-1的輸出Qn-1接到FF0的輸入端D0. 工作原理:根據起始狀態設置的不同,在輸入計數脈沖CP的作用下,環形計數器的有效狀態可以循環移位一個1,也可以循環移位一個0.即當連續輸入CP脈沖時,環形計數器中各個觸發器的Q端或端,將輪流地出現矩形脈沖. 實現環形計數器時,必須設置適當的初態,且輸出Q3Q2Q1Q0端初始狀態不能完全一致(即不能全為"1"或"0"),這樣電路才能實現計數, 環形計數器的進制數N與移位寄存器內的觸發器個數n相等,即N=n 2,能自啟動的4位環形計數器 狀態圖: 由74LS194構成的能自啟動的4位環形計數器 時序圖 二,扭環形計數器 1,扭環形計數器是將單向移位寄存器的串列輸入端和串列反相輸出端相連,構成一個閉合的環. 實現扭環形計數器時,不必設置初態.扭環形計數器的進制數 N與移位寄存器內的觸發器個數n滿足N=2n的關系 結構特點為:,即將FFn-1的輸出接到FF0的輸入端D0. 狀態圖: 2,能自啟動的4位扭環形計數器 7.4.4 順序脈沖發生器 在數字電路中,能按一定時間,一定順序輪流輸出脈沖波形的電路稱為順序脈沖發生器. 順序脈沖發生器也稱脈沖分配器或節拍脈沖發生器,一般由計數器(包括移位寄存器型計數器)和解碼器組成.作為時間基準的計數脈沖由計數器的輸入端送入,解碼器即將計數器狀態譯成輸出端上的順序脈沖,使輸出端上的狀態按一定時間,一定順序輪流為1,或者輪流為0.前面介紹過的環形計數器的輸出就是順序脈沖,故可不加解碼電路即可直接作為順序脈沖發生器. 一,計數器型順序脈沖發生器 計數器型順序脈沖發生器一般用按自然態序計數的二進制計數器和解碼器構成. 舉例:用集成計數器74LS163和集成3線-8線解碼器74LS138構成的8輸出順序脈沖發生器. 二,移位型順序脈沖發生器 ◎移位型順序脈沖發生器由移位寄存器型計數器加解碼電路構成.其中環形計數器的輸出就是順序脈沖,故可不加解碼電路就可直接作為順序脈沖發生器. ◎時序圖: ◎由CT74LS194構成的順序脈沖發生器 見教材P233的圖7.4.6和圖7.4.7 7.5 同步時序電路的設計(略) 7.6 數字系統一般故障的檢查和排除(略) 本章小結 計數器是一種應用十分廣泛的時序電路,除用於計數,分頻外,還廣泛用於數字測量,運算和控制,從小型數字儀表,到大型數字電子計算機,幾乎無所不在,是任何現代數字系統中不可缺少的組成部分. 計數器可利用觸發器和門電路構成.但在實際工作中,主要是利用集成計數器來構成.在用集成計數器構成N進制計數器時,需要利用清零端或置數控制端,讓電路跳過某些狀態來獲得N進制計數器. 寄存器是用來存放二進制數據或代碼的電路,是一種基本時序電路.任何現代數字系統都必須把需要處理的數據和代碼先寄存起來,以便隨時取用. 寄存器分為基本寄存器和移位寄存器兩大類.基本寄存器的數據只能並行輸入,並行輸出.移位寄存器中的數據可以在移位脈沖作用下依次逐位右移或左移,數據可以並行輸入,並行輸出,串列輸入,串列輸出,並行輸入,串列輸出,串列輸入,並行輸出. 寄存器的應用很廣,特別是移位寄存器,不僅可將串列數碼轉換成並行數碼,或將並行數碼轉換成串列數碼,還可以很方便地構成移位寄存器型計數器和順序脈沖發生器等電路. 在數控裝置和數字計算機中,往往需要機器按照人們事先規定的順序進行運算或操作,這就要求機器的控制部分不僅能正確地發出各種控制信號,而且要求這些控制信號在時間上有一定的先後順序.通常採取的方法是,用一個順序脈沖發生器來產生時間上有先後順序的脈沖,以控制系統各部分協調地工作. 順序脈沖發生器分計數型和移位型兩類.計數型順序脈沖發生器狀態利用率高,但由於每次CP信號到來時,可能有兩個或兩個以上的觸發器翻轉,因此會產生競爭冒險,需要採取措施消除.移位型順序脈沖發生器沒有競爭冒險問題,但狀態利用率低.參考資料：http://wlx.qzu.e.cn/jp/word/第七章%20時序邏輯電路.doc