二進制計數器分析方法

㈠ 用74LS161四位二進制計數器實現12進制計數器，要求用兩種方法

74LS161是四位二進制同步加法計數器，使用該計數器實現十二進制計數器主要有置數法和清零法兩種方法。具體過程如下：

首先，需要觀察74LS161的引腳圖和功能真值表如下圖所示：

觀察波形圖和狀態轉移圖，計數器從0000開始計數輸入脈沖，當計數至1100的一瞬間，計數輸出清0即狀態0000；下一個時鍾到來時，計數輸出變為0001，構成非同步清零十二進制計數器。

比較兩種方法，可以發現非同步清零法1100狀態出現的時間極短，其進位輸出為脈沖，在實際應用電路中容易受外界干擾，故常使用鎖存器將其輸出保持一個時鍾周期。同步置數法的狀態穩定，進位輸出為矩形波，故實際設計較多使用同步置數法。

㈡ 計數器的分類及作用誰知道呀！！！

計數器的功能：計算輸入脈沖的個數。
計數器的「模」：計數器累計輸入脈沖的最大數目用M表示。
計數器的分類：
根據計數脈沖的輸入方式不同可分：同步計數器、非同步計數器。其中同步計數中構成計數器的所有觸發器在同一個時刻進行翻轉，一般來講其時鍾輸入端全連在一起；非同步計數器即構成計數器的觸發器的時鍾輸入CP沒有連在一起，其各觸發器不在同一時刻變化。一般來講，同步計數器較非同步計數器具有更高的速度。
根據按照輸出的計數進制不同又可分：二進制計數器、十進制計數器、任意進制計數器。
根據計數過程中計數的增減不同分：加法計數器、減法計數器、可逆計數器。既可能實現加計數又可實現減計數器的稱為可逆計數器。
計數器不僅用於計數，還可以用於分頻、定時等，是時序電路中使用最廣的一種。
一、同步計數器
同步：同步指組成計數器的所有觸發器共用一個時鍾脈沖，使應該翻轉的觸發器在時鍾脈沖作用下同時翻轉，並且該時鍾脈沖即輸入的計數脈沖。以同步二進制計數器為例說明。
1、圖1是3位同步二進制加法計數器電路。該電路是由三個JK觸發器接成T觸發器的形式組成。
同步二進制計數器是同步時序邏輯電路的一個實例，通過對該電路的分析，學會對此類電路的一般分析方法。
分析步驟如下：
1）寫出時鍾方程、驅動方程、輸出方程。
時鍾方程：CP0=CP1=CP2=CP
驅動方程：J0=K0=1 J1=K1=Q0n J2=K2=Q0nQ1n
輸出方程：C= Q0nQ1n Q2n
2）求狀態方程：JK觸發器的特性方程為：Qn+1＝J + Qn 。將驅動方程代入相應觸發器的特性方程，求得狀態方程：
3）進行狀態計算，列狀態表。
方法是依據設定電路現態Q2n Q1n Q0n ，代入狀態方程和輸出方程即可求得相應的次態Q2n+1 Q1n+1 Q0n+1 和C。
注意；設定現態時，要依次把全部狀態都假設到。例如這里的計數器由三個觸發器組成，即n=3，則有23 =8種狀態，要把8種狀態依次全假設到。一般可從Q2n Q1n Q0n=000開始假設，代入上述各狀態方程，計算結果填入狀態表1。
4）畫出狀態轉換圖（見圖2）。由分析可知：該計數器為3位二進制同步加計數器。
000 → 001 → 010 → 011↓
↑111← 101← 110 ← 100
二、非同步計數器
非同步計數器中，各觸發器的時鍾端有的受計數輸入脈沖控制，有的受其他觸發器輸出端控制。因此，組成非同步計數器的所有觸發器的翻轉是不同步的，即各觸發器的狀態變化有先後。這類計數器結構簡單，但因各觸發器的翻轉是不同步的，所以工作速度不易提高。
以非同步二進制計數器為例分析：非同步二進制計數器一般由T′觸發器構成，電路結構簡單。
1. 非同步二進制計數器�
非同步三位二進制計數器電路如圖2所示。
圖2 非同步三位二進制計數器
分析步驟如下： �
(1) 寫相關方程式。�
時鍾方程��
CP0=CP↓CP1=Q0↓CP2=Q1↓
驅動方程
�� J0=1 K0=1�
J1=1 K1=1�
J2=1 K2=1
(2) 求各個觸發器的狀態方程。JK觸發器特性方程為
將對應驅動方程式分別代入特性方程式， 進行化簡變換可得狀態方程:
(3) 求出對應狀態值。 列狀態表如表2所示。
畫狀態圖和時序圖如圖3所示。
計數器狀態圖和時序圖
（4） 歸納分析結果， 確定該時序電路的邏輯功能。 �
由時鍾方程可知該電路是非同步時序電路。從狀態圖可知隨著CP脈沖的遞增, 觸發器輸出Q2Q1Q0值是遞增的, 經過八個CP脈沖完成一個循環過程。 �
綜上所述，此電路是非同步三位二進制（或一位八進制）加法計數器。 �
2. 非同步二進制計數器的規律
用觸發器構成非同步n位二進制計數器的連接規律如表3所示。
三、N進制計數器的組合
利用不同進制計數器的組合，可得到計數容量更大的計數器。例如：將一個五進制計數器和一個二進制計數器組合可得到十進制計數器（見圖4）。通常被組合的兩組計數器，要麼都是同步的，要麼都是非同步的。

㈢ 數字電路不知道如何看是多少進制計數器怎麼理解和解決這類問題

按計數增減分:加法計數器,減法計數器,加/減法計數器.
7.3.1 非同步計數器
一,非同步二進制計數器
1,非同步二進制加法計數器
由JK觸發器組成的4位非同步二進制加法計數器.
:由邏輯圖到波形圖(所有JK觸發器均構成為T/ 觸發器的形式,且後一級觸發器的時鍾脈沖是前一級觸發器的輸出Q),
再由波形圖到狀態表,進而分析出其邏輯功能.
2,非同步二進制減法計數器
要畫圖解決。望採納

㈣ 求：數電實驗 三位二進制同步加法計數器設計方案

一、 二進制計數器1. 非同步遞增二進制計數器遞增計數器就是每輸入一個脈沖就進行一次加1運算，而二進制計數是輸入脈沖個數與自然二進制數有對應關系。非同步計數器是在做加1計數時是採取從低位到高位逐位進位的方式工作的。因此其中的各個觸發器不是同步翻轉的。按照二進制加法計數規則，每一位如果已經是1，則再計入1時應變為0，同時向高位發出進位信號，使高位翻轉。若使用下降沿動作的觸發器（此時該觸發器應接成計數狀態，例如JK觸發器使J=K=1）組成計數器，只要將低位觸發器的Q端接到高位觸發器的時鍾輸入端即可。當低位由 時，Q端的下降沿正好可以作為高位的時鍾信號CP。那麼一個四位非同步遞增二進制計數器就如下圖：JK觸發器非同步4位二進制加法計數器分析：（1）J、K接1，即四個觸發器均處在計數狀態（2）清零端給一個負脈沖，進行總清，防止過去狀態干擾輸出（3）畫波形圖JK觸發器非同步4位二進制加法計數器時序圖從以上分析可以看出，各觸發器的變化是依次逐個進行的，而每個觸發器的變化都需要一定的延遲時間，尤其計數器位數教多時，累計延遲時間就教長，所以非同步計數器比同步計數器的速度低。要可以用一個Z表示進位輸出，也就是記滿1111後次態為0000此時不同於總清的0000。從波形上可以看出，每經一級觸發器輸出的脈沖的周期就增加一倍，即頻率降低一倍，因此一位二進制計數器就是一個二分頻器。非同步4位二進制加法計數器狀態轉移表當觸發器的個數為N時，最後一個觸發器輸出的頻率將降為輸入脈沖頻率的1/2N，它能累計的最大脈沖個數為2N-1。例如我們前面畫的圖N=4，它就能累計15個脈沖而Q3輸出1/16分頻。如果使用上升沿觸發器構成非同步二進制遞增計數器，其邏輯圖：D觸發器非同步4位二進制加法計數器D觸發器非同步4位二進制加法計數器波形圖綜上所述，對一個二進制遞增計數器歸納如下：u 計數器由若干個工作在計數狀態時的觸發器構成。如用負跳變觸發器則進位信號從 端引出；用正跳變觸發器構成則進位信號則從 端引出u N個觸發器具有 個狀態，稱為以 為模的計數器（或模 計數器），其中計數容量為 -1u 由於非同步計數器進位信號象波浪一樣推進，因此又稱為紋波計數器2. 非同步二進制遞減計數器按照二進制減法計數規則，遞減計數器規律：若低位觸發器已經為0，則再輸入一個減計數脈沖後應翻轉成1，同時向高位發出借位信號，使高位翻轉。CP數如果用下降沿觸發的JK觸發器構成非同步二進制減法計數器，則：下降沿動作的非同步二進制減法計數器將非同步二進制減法計數器與非同步加法計數器比較可以看出，它們都是將低位觸發器的一個輸出端接到高位觸發器的時鍾輸入端而組成的。在採用下降沿觸發的計數器時，加計數以 端為輸出端，而減法計數以 端為輸出端。可以推導，若採用上升沿計數器則情況相反。3. 同步二進制遞增計數器非同步計數器工作速度較低，常常又被稱為串列計數器。為了提高計數述速度，可採用同步計數器，其特點是計數脈沖同時接於各位觸發器的時鍾脈沖輸入端，當計數脈沖到來時，應該翻轉的觸發器同時翻轉，沒有各級延遲時間的積累問題。同步計數器又稱並行計數器。假設要組成四位二進制(M=16)的同步遞增計數器，首先根據計數規律得到狀態表：CP序號Q3Q2Q1Q0等效十進制數分析狀態表，可以得到各觸發器的翻轉條件u 最低位觸發器FF0每輸入一個脈沖翻轉一次u 其它各觸發器都是在所有低位觸發器的輸出端全為1時，在下一個CP有效沿到來時狀態改變一次。由於同步計數器中各觸發器的CP端輸入同一時鍾脈沖，因此觸發器的翻轉狀態就由它們的輸入信號狀態決定。例如JK觸發器狀態就由J、K端的狀態決定。組成同步計數器的關鍵就是根據翻轉條件，確定各觸發器輸入端的邏輯表達式。如果用下降沿觸發的JK觸發器組成上述計數器，根據JK觸發器的邏輯功能和上述兩個條件，可列出四位同步二進制遞增計數器各觸發器之間的連接邏輯關系： 觸發器翻轉條件J、K端的邏輯關系驅動（激勵）方程FF0每輸入一個脈沖翻轉一次J0=J0=1FF1Q0=1J1=K1=Q0FF2Q0=Q1=1J2=K2=Q0Q1FF3Q0=Q1=Q2=1J3=K3=Q0Q1Q2根據這些方程可以畫出同步二進制遞增計數器的邏輯電路圖：同步4位二進制加法計數器對於同步二進制遞增計數器也可以用狀態圖描述或工作波形（時序圖）描述。4位二進制加法計數器狀態圖4位二進制加法計數器時序圖4. 二進制遞減計數器對於同步二進制遞減計數器，首先要列寫狀態表，下面以4位二進制遞減計數器為例CP序號Q3Q2Q1Q0輸出分析狀態可以總結：u 低位觸發器FF0每輸入一個脈沖翻轉一次u 其它各觸發器都是在所有低位觸發器的輸出為0時變化仿效遞增計數器，可得四位同步二進制遞減計數器級間連接的邏輯關系： 觸發器翻轉條件J、K端的邏輯關系FF0每輸入一個脈沖翻轉一次J0=J0=1FF1Q0=0J1=K1= FF2Q0=Q1=0J2=K2= FF3Q0=Q1=Q2=0J3=K3= 根據邏輯表達式可以畫出邏輯圖： 同步4位二進制減法計數器當然也可以用狀態圖和時序圖描述該電路。從上面分析可以發現，對於同步二進制計數器，遞增和遞減的區別在於J、K端來自低位觸發器的輸出為1還是0，那麼通過一個控制端就可以實現可逆計數。二、 8421BCD碼十進制計數器二進制計數器，雖然它的袋內陸結構簡單，運算方便，但是當二進制數的位數較多時，要很快地讀出來就比較困難，因此有討論十進制計數器的必要。所謂十進制就是「逢十進一」。前面討論四位二進制計數器的計數狀態是從0000～1111共16個狀態。要表示十進制的十個狀態，就要去掉其中6個狀態，至於去掉哪些可以有不同的安排，如果考慮BCD編碼，即去掉1010～1111這6個狀態。下面給出用JK觸發器組成的一位非同步十進制遞增計數器邏輯圖非同步8421BCD十進制加法計數器分析計數原理：代入JK觸發器的特性方程 可以寫出畫出時序圖：非同步8421BCD十進制加法計數器時序圖按照同樣的道理，可以分析8421BCD碼同步十進制遞減計數器。

㈤ 同步非二進制計數器分析 同步cp有效沿到達時怎麼計算

同步計數器中，各觸發器的翻轉與時鍾脈沖同步。
同步計數器的工作速度較快，工作頻率也較高。
為了提高計數速度，可採用同步計數器，其特點是，計數脈沖同時接於各位觸發器的時鍾脈沖輸入端，當計數脈沖到來時，各觸發器同時被觸發,應該翻轉的觸發器是同時翻轉的，沒有各級延遲時間的積累問題。同步計數器也可稱為並行計數器 。
1．同步二進制加法計數器
（1）設計思想 ：
① 所有觸發器的時鍾控制端均由計數脈沖CP輸入，CP的每一個觸發沿都會使所有的觸發器狀態更新。
② 應控制觸發器的輸入端，可將觸發器接成T觸發器。
當低位不向高位進位時，令高位觸發器的T=0，觸發器狀態保持不變；
當低位向高位進位時，令高位觸發器的T=1，觸發器翻轉，計數加1。
（2）當低位全1時再加1，則低位向高位進位 。
1+1=1
11+1=100
111+1=1000
1111+1=10000
圖8.4.5是用JK觸發器（但已令J=K）組成的4位二進制（M=16）同步加計數器。
由圖可見，各位觸發器的時鍾脈沖輸入端接同一計數脈沖CP ，各觸發器的驅動方程分別為J0=K0=1,J1=K1=Q0、J2=K2=Q0Q1、 J3=K3=Q0Q1Q2 。
根據同步時序電路的分析方法，可得到該電路的狀態表，如表8.4.1所示。設從初態0000開始，因為J0=K0=1,所以每輸入一個計數脈沖CP，最低位觸發器FF0就翻轉一次，其他位的觸發器FFi僅在 Ji=Ki=Qi-1Qi-2……Q0=1的條件下，在CP 下降沿到來時才翻轉。
圖8.4.6是圖8.4.5電路的時序圖，其中虛線是考慮觸發器的傳輸延遲時間tpd 後的波形。由此圖可知，在同步計數器中，由於計數脈沖CP 同時作用於各個觸發器，所有觸發器的翻轉是同時進行的，都比計數脈沖CP 的作用時間滯後一個tpd ,因此其工作速度一般要比非同步計數器高。
應當指出的是，同步計數器的電路結構較非同步計數器復雜，需要增加一些輸入控制電路，因而其工作速度也要受這些控制電路的傳輸延遲時間的限制。
2．同步二進制減法計數器
（1）設計思想 ：
① 所有觸發器的時鍾控制端均由計數脈沖CP輸入，CP的每一個觸發沿都會使所有的觸發器狀態更新。
② 應控制觸發器的輸入端，可將觸發器接成T觸發器。
當低位不向高位借位時，令高位觸發器的T=0，觸發器狀態保持不變；
當低位向高位借位時，令高位觸發器的T=1，觸發器翻轉，計數減1。
（2）觸發器的翻轉條件是：當低位觸發器的Q端全1時再減1，則低位向高位借位 。
10－1=1
100－1=11
1000－1=111
10000－1=1111
3．同步二進制可逆計數器
將加法和減法計數器綜合起來，由控制門進行轉換，可得到可逆計數器。
S為加/減控制端
S=1時，加法計數
S=0時，減法計數
實際應用中，有時要求一個計數器即能作加計數又能作減計數。同時兼有加和減兩種計數功能的計數器稱為可逆計數器。
4位二進制同步可逆計數器如圖8.4.7所示，它是在前面介紹的4位二進制同步加和減計數器的基礎上，增加一控制電路構成的。由圖可知，各觸發器的驅動方程分別為
當加/減控制信號X=1時，FF1－FF3中的各J、K 端分別與低位各觸發器的Q 端接通，進行加計數；當X=0時，各J、K 端分別與低位各觸發器的Q 端接通，進行減計數，實現了可逆計數器的功能 。