1. 還可以採用哪些方法測量與非門電路傳輸延時
利用六反相器CD4069測量邏輯門電路的時延參數。將CD4069中的六個非門依次串聯連接，在輸入端輸入250KHz的TTL信號，用雙蹤示波器測總的延時，計算每個門的平均傳輸延遲時間的tpd的值。</p> <p></p>
在數字電路中TTL與非門的多餘的輸入端應如何處理？有幾種方法？
TTL與非門在使用時如果有多餘端子不用一般不應懸空，有以下處理方式：
1.將其經1~3千歐電阻接正電源正端
2.接高電平VH
3.與其他信號輸入端並接使用
PS:或非及或門電路的多餘輸入端子應接低電平。與門其輸入端子必須接低電平
TTL與非門電路參數中的扇出系數,是指該門電路能驅動什麼的電路數量
門電路的扇出系數是指該門電路驅動同類器件的數量，例如一路74HCT00的最大輸出驅動電流可達20mA，而同型號器件每一路的最大輸入電流卻只有零點幾μA，那麼它的扇出系數之大就可想而知了。
為什麼TTL與非門輸入端懸空相當於接高電平?實際電路中,閑置管腳應如何處理?
實際電路中，與非門、與門閑置的輸入端管腳應接到高電平（即通過電阻接到電源正電壓），或非門、或門閑置的輸入端管腳應接到低電平（即通過電阻接到電源地）。
TTL與非門電路多餘輸入端的處理方法
1、CMOS與非門電路多餘輸入端的處理
與非門電路的邏輯功能是輸入信號只要有低電平．輸出信號就是高電平．
只有當輸入信號全部為高電平時．輸出信號才是低電平。所以某輸入端輸入電平為高電平時．對電路的邏輯功能並無影響．即其它使用的輸入端與輸出
端之間仍具有與或者與非邏輯功能。這樣對於CMOS與門、與非門電路的多餘輸入端就應採用高電平,即可通過限流電阻接電源。
2. TTL與非門電路多餘輸入端的處理
對於TTL 與非門，只要電路輸入端有低電平輸入，輸出就為高電平．只有輸入端全部為高電平時．輸出才為低電平。根據其邏輯功能．當某輸入端外接高電平時耐其邏輯功能無影響．根據這一特點應採用以下四種方法
1、將多餘輸入端接高電平．即通過限流電阻與電源相連接。
2、根據TTL門電路的輸入特性可知，當外接電阻為大電阻時．其輸入電壓為高電平。這樣可以把多餘的輸入端懸空．此時．輸入端相當於外接高電平。
3、通過大電阻到地，這也相當於輸入端外接高電平。
4、當TTL門電路的工作速度不高．信號源驅動能力較強．多餘輸入端也可與使用的輸入端並聯使用。
TTL與非門電路晶元有關引腳規定接1電平,在實際電路中為什麼不能懸空而必須接vcc
TTL電路輸入允許懸空，懸空是高電平；CMOS電路輸入不允許懸空，因為懸空時電平不確定。
對於TTL，實際電路中不懸空一般有以下目的：
1、懸空時，抗干擾能力稍差。
2、懸空時，更換CMOS器件時，電路不能通用。